16-Hi堆栈和3D封装的三星HBM4内存正在开发中 将于2025年亮相

16-Hi堆栈和3D封装的三星HBM4内存正在开发中 将于2025年亮相 该公司目前的 HBM 产品组合包括作为顶级产品的 HBM3E"Shinebolt"，采用 24 Gb DRAM，容量达 36 GB，传输速度达 9.8 Gbps。该内存技术采用 2.5D 封装，支持 12 Hi 的堆叠。三星 HBM 产品组合的下一个演变将以 HBM 4 的形式出现。这种特殊内存的代号目前尚不清楚，但它应该会有更大的发展。从规格开始，三星的 HBM4 内存预计将包含多达 16-Hi 堆栈，如果我们使用相同的 24 Gb 模块可以组合出高达 256 GB 的 HBM4 容量，速度非常快，而目前的峰值约为 10 Gbps。三星表示：首先是"细分"。在早期市场，硬件的通用性非常重要，但在未来，随着围绕杀手级应用的服务日趋成熟，硬件基础设施将不可避免地经历一个针对每种服务进行优化的过程。三星电子计划通过统一核心芯片、多样化封装和基础芯片（如 8H、12H 和 16H）来应对。目前，NVIDIA 的 Blackwell B100/B200和AMD 的 Instinct MI300 GPU可提供高达 192 GB 的 HBM 容量。前者采用较新的 HBM3E 标准，后者采用 HBM3 DRAM 解决方案。这两款 GPU 都有 8 个 HBM 位点，每个位点都有 12-Hi 堆栈，因此如果将这些位点升级到较新的 16-Hi 堆栈，就可以获得 256 GB 的容量。这还不算 HBM4 将推出的更密集的 DRAM 模块（24 Gb+）。如果说从下一代 HBM4 开始，为解决功耗墙问题而进行的第一次创新是从推出使用逻辑工艺的基础芯片开始的，那么随着从目前的 2.5D HBM 逐步发展到 3D HBM，将出现第二次创新。随着 DRAM 单元和逻辑的发展，预计将出现第三次创新，如 HBM-PIM。目前，我们正在与客户和合作伙伴讨论如何实现这些创新，并将积极规划和准备开拓市场。此外，HBM4 背后的另一项关键技术将是 3D 封装的利用。 最近，JEDEC 放宽了对 HBM4 内存的要求，允许公司利用现有的粘合技术。下一代 3D 封装还可能克服与混合粘合相关的一些价格问题。AMD 预计将通过 MI350 和 MI370 系列更新其 MI300产品线，这些产品线预计将增加容量，而NVIDIA则可能在 HBM4 供应稳定后更新其 Blackwell GPU，以便在未来推出速度更快的产品。 ... PC版： 手机版：

三星计划在 HBM4 上引入 3D 封装技术

三星计划在 HBM4 上引入 3D 封装技术 现在 HBM 是用2.5D封装，HBM和GPU在同一平面，挨得很近，用硅中介层连接； 3D封装是把HBM直接叠在GPU上，就像 AMD 3D V-Cache 那样。

三星电子据悉改组新设 HBM 芯片研发团队

三星电子据悉改组新设 HBM 芯片研发团队 据业界 7 月 4 日消息，三星电子负责半导体业务的设备解决方案（DS）部门当天进行改组，新设 HBM 研发组。三星电子副社长、高性能 DRAM 设计专家孙永洙（音译）担任该研发组组长，带领团队集中研发 HBM3、HBM3E 和新一代 HBM4 技术。此外，三星电子还对先进封装（AVP）团队和设备技术实验所进行重组，以提升整体技术竞争力。(界面)

消息称三星赢得英伟达2.5D封装订单

消息称三星赢得英伟达2.5D封装订单 2.5D封装将CPU、GPU、I/O、HBM等芯片水平放置在中介层上。台积电将其2.5D封装技术称为CoWoS，而三星则将其称为I-Cube。英伟达的A100和H100就是采用此类封装技术制造的，英特尔Gaudi也是如此。三星自去年以来一直致力于为其2.5D封装服务争取客户。三星向客户提议，将为AVP团队分配足够的人员，同时提供自己的中介层晶圆设计。消息人士称，三星将为英伟达提供2.5D封装，其中装有四个HBM芯片。他们补充说，三星已经拥有放置8个HBM芯片的封装技术。同时，为了在12英寸晶圆上安装8个HBM芯片，需要16个中介层，这会降低生产效率。因此，当HBM芯片数量达到8个时，三星为此开发了中介层的面板级封装技术。英伟达将订单交给三星，可能是因为其人工智能（AI）芯片的需求增加，这意味着台积电的CoWoS产能将不足。该订单还可能让三星赢得HBM芯片订单。 ... PC版： 手机版：

三星推出用于人工智能的“迄今为止最高容量”的新型 HBM 存储芯片

三星推出用于人工智能的“迄今为止最高容量”的新型 HBM 存储芯片 三星电子周二表示，它已经开发出一种新型高带宽存储芯片，具有业界“迄今为止最高容量”。三星称 HBM3E 12H “将性能和容量提高了 50% 以上”。三星表示，已开始向客户提供芯片样品，并计划于2024年上半年量产。它将确保已经与三星签约的 Nvidia 在基于更高层 (12L) 的更高密度 (36GB) HBM3E 产品方面的领先地位。 三星表示，HBM3E 12H 具有12层堆叠，但采用先进的热压非导电薄膜，使12层产品具有与8层产品相同的高度规格，以满足当前的HBM封装要求。 其结果是芯片具有更强的处理能力，而不增加其物理占用空间。三星表示：“三星不断降低其 NCF 材料的厚度，实现了业界最小的芯片间隙 (7 微米)，同时还消除了层间空隙。与 HBM3 8H 产品相比，这些努力使垂直密度提高了 20% 以上。”

消息称三星电子新设HBM芯片开发团队

消息称三星电子新设HBM芯片开发团队 三星电子副总裁、高性能DRAM设计专家Sohn Young-soo将领导该团队。新团队将专注于下一代HBM4产品以及HBM3和HBM3E产品的研发。此举表明，三星电子将加强对HBM的研发结构。该公司已开发出了业界领先的12层HBM3E产品，并通过了英伟达的质量测试。但该市场一直由三星的竞争对手SK海力士凭借其最新的HBM3E而占据主导地位。为巩固自己的地位，三星电子还重组了先进封装团队和设备技术实验室，以提高整体技术竞争力。最新的举措是为了提高三星在蓬勃发展的HBM市场上的竞争力。 ... PC版： 手机版：