关于mate60

#内幕消息关于mate60 Huawei是个伟大的公司，是努力追赶的成功典型。手机可以出了，而且没有用高通的芯片，真的厉害。一、所谓7nm是个概念，已不是物理上的距离。先进制程到达立体型晶体管阶段后，就脱离了通过栅极间距这个物理距离对芯片先进程度进行定义的方法了。判断是不是7nm不仅仅是看晶体管栅极的最小间距（一般不超过30nm即可），还要看金属层最小尺寸（不超过40nm），以及晶体管密度（1平方毫米容纳1亿个晶体管）等。当然，最核心的结果指标还是要看跑出来的计算速度和功耗指标，跑分更重要。从目前的拆解结果报道看，mate60芯片尚有差距。二、完全突破7nm是不太可能的。 1、中芯即使可做，仅可能用的是多重曝光的技术路线，为了让DUV光刻机（我们只有DUV，更先进的EUV早在2019年就禁售了）也能制造出7nm工艺芯片，业界已经无所不用其级，达到极限。但由于每次曝光重新定位的难度和精准度上限，使得成本、良率以及可持续性都会有问题； 2、设备、IP仍然是国外的，没有突破卡脖子，以及指令集和架构用的是哪个生态的，还涉及到今后能否更新或者兼容性等其他关键问题。三、芯片为什么难？一是难在全产业链。“3+3”的“设计、制造、封测+软件、设备、材料”都要顶尖才可以。仅从设备看，先进制程不仅是要有光刻机，还需要有相移掩模、离轴光照、光学邻近效应（OPC）计算仿真、沉积与刻蚀精度、光刻图形、光刻胶、工件台、干法刻蚀机、薄膜沉积设备等许多配套和研究领域待突破。二是难在芯片生态。CPU/GPU硬件层、辅助芯片层、开发工具、操作系统、应用软件五层生态体系需要携手共进，即使有了先进制程，但只有先进制程仍然不能实现先进。新iPhone将采用3nm制程芯片，中国芯片产业与国际先进水平的代际差距不可能短期内解决。美国联邦众议院中国问题特别委员会主席盖拉格（Mike Gallagher）今天表示，在发现中国华为手机的新芯片可能违反贸易限制后，美商务部应停止向华为及中芯国际出口所有技术。路还很长，更要小心民族科技热情败事有余。芯片很难，稍安勿躁。

在Telegram中查看

相关推荐

如何评价网传 ASML「掀老底」称 3nm 芯片实际为 23nm，1nm 芯片是 18nm？

如何评价网传 ASML「掀老底」称 3nm 芯片实际为 23nm，1nm 芯片是 18nm？鬼谋师的回答我想起来了一个很多年前的新闻。台积电对此的回应是，其实从350nm开始，工艺中的数字就已经不代表物理尺度了,其实也算是承认7nm工艺并非真的7nm。7nm或者N7只是行业标准话术而已，后续的5nm或者N5也是如此。另外我也给一个2017年的文献吧。在微米时代，一般这个技术节点的数字越小，晶体管的尺寸也越小，沟道长度也就越小。但是在22 nm 节点之后,晶体管的实际尺寸,或者说沟道的实际长度,是长于这个数字的。比方说,英特尔的 14 nm 的晶体管，沟道长度其实是20 nm左右。对于从业者来说，工艺名称（工艺代号）≠物理尺寸应该是常识。对于芯片领域的媒体人，他们好多人也知道这个事，并且也写了很多相关的科普文章。可能会有一些专业知识不太丰富的媒体人会把这个当成“大瓜”吧。可能会误以为ASML爆料了什么行业内的惊人黑幕。（说实话，发新闻之前哪怕查查知乎都不至于出现这种理解）半导体工艺制程中的7nm、5nm究竟指的什么意思？知乎上关于“5nm工艺不是物理上的5nm 7nm工艺不是物理上的7nm”这类讨论已经很多了。 via 知乎热榜 (author: 鬼谋师)

过早放弃10nm以下先进制程的恶果显现，格芯客户开始转单

过早放弃10nm以下先进制程的恶果显现，格芯客户开始转单格芯（GlobalFoundries）早在2018年放弃了10nm及以下先进制程的研发，转而研究硅光子技术。在最近的财报会议上，格芯CEO Tom Caulfield对外透露，客户采用10nm以下制程工艺的速度比预期快，部分客户已开始转向其他代工厂。目前格芯最先进的制程是12LP+，有望媲美同业的10nm，但仍不敌7nm。

华为测试蛮力方式制造更先进的芯片

华为测试蛮力方式制造更先进的芯片华为公司和中国一家秘密的芯片制造合作伙伴已为一种低技术但可能有效的先进半导体制造方法申请了专利。根据提交的专利申请，这两家公司正在开发涉及自对准四重成像 (SAQP) 的技术，这可能使他们无需 ASML 最先进的 EUV 光刻设备即可生产先进芯片。国资背景的硅开利、北方华创也在探索 SAQP 技术。尽管美国试图阻止中国制造先进芯片，但该方法仍有可能帮助中国使用过时工具制造某些 5nm 芯片。该技术曾在 10nm 以前的工艺中使用，但因为多重步骤带来制造成本上升和良率下降，在 7nm 以后的先进制程节点中现已被 EUV 全面替代。

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图

【台积电首次公布2nm制程工艺，2025年量产】今天凌晨举行的台积电北美技术论坛上，台积电（TSMC）正式公布未来先进制程路线图。其中，台积电3nm（N3）工艺将于2022年内量产，而台积电首度推出采用纳米片晶体管（GAAFET）架构的2nm（N2）制程工艺，将于2025年量产。 #抽屉IT

Intel 14A工艺至关重要 2025年之后稳定领先

Intel 14A工艺至关重要 2025年之后稳定领先其中，Intel 3作为升级版，应用于服务器端的Sierra Forest、Granite Rapids，将在今年陆续发布，其中前者首次采用纯E核设计，最多288个。Intel 20A和Intel 18A两个节点正在顺利推进中，分别相当于2nm、1.8nm，将继续采用EUV技术，并应用RibbonFET全环绕栅极晶体管和PowerVia背面供电技术。凭借它们两个，Intel希望能在2025年重夺制程领先性。之后，Intel将继续采用创新技术，推进未来制程节点的开发和制造，以巩固领先性。其中一个关键点就是High NA EUV技术，而数值孔径（NA）正是衡量收集和集中光线能力的指标。通过升级将掩膜上的电路图形反射到硅晶圆上的光学系统，High NA EUV光刻技术能够大幅提高分辨率，从而有助于晶体管的进一步微缩。作为Intel 18A之后的下一个先进制程节点，Intel 14A 1.4nm级就将采用High NA EUV光刻技术。为了制造出特征尺寸更小的晶体管，在集成High NA EUV光刻技术的同时，Intel也在同步开发新的晶体管结构，并改进工艺步骤，如通过PowerVia背面供电技术减少步骤、简化流程。此外，Intel还公布了Intel 3、Intel 18A、Intel 14A的数个演化版本，以帮助客户开发和交付符合其特定需求的产品。 ... PC版：手机版：

【28nm又成扩产焦点？】相比其他成熟制程，28nm一直是单晶体管成本最低的工艺，也是DUV光刻机平面光刻的极限。作为一个十年前

【28nm又成扩产焦点？】相比其他成熟制程，28nm一直是单晶体管成本最低的工艺，也是DUV光刻机平面光刻的极限。作为一个十年前量产的工艺节点，台积电第三季度财报显示，28nm占营收比重也达到了约10%。而对于主攻成熟制程的联电而言，第三季22/28 nm营收贡献度更是达25%。 #抽屉IT

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人