半导体即将进入2nm时代 化学品、材料公司喊话:我们的作用将更大

半导体即将进入2nm时代化学品、材料公司喊话:我们的作用将更大摩根士丹利在最新出炉的2024年主题投资报告中,也将英特尔、中微公司列入“全球24大看涨股名单”。不过就在市场聚焦于一众光刻机生产商、芯片生产商时,多家材料和化工厂商开始跳出来提醒投资者们:在2nm时代,我们的作用将更加重要!https://www.cls.cn/detail/1556083我们更重要股价涨得不如ASML多

相关推荐

封面图片

【佳能推出半导体创新解决方案,可生产2nm的半导体】

【佳能推出半导体创新解决方案,可生产2nm的半导体】2023年10月16日06点23分老不正经报道,日本佳能公司于10月13日推出了一项创新解决方案,旨在帮助生产尖端半导体元件。据报道,佳能宣布其新系统FPA-1200NZ2C可以生产匹配5nm工艺的半导体,并可缩小至2nm,超越了苹果iPhone15Pro和ProMax中的A17Pro芯片(3nm半导体)的能力。佳能声称他们的新机器可以促进相当于2nm的半导体生产,因此很可能会面临更严格的审查。

封面图片

三星最先进的2nm半导体工艺可能只是改名后的第二代3nm节点

三星最先进的2nm半导体工艺可能只是改名后的第二代3nm节点据报道,一位来自无晶圆厂半导体行业的不愿透露姓名的官员向ZDNet透露,公司更名已经确定,同时还提到合同是最近才写好的。"我们已接到三星电子的通知,他们将把第二代3纳米技术更名为2纳米技术。去年,三星电子晶圆代工厂签订的第二代3纳米技术合同也更名为2纳米技术,最近合同又被改写了。"三星最近还为一家名为PreferredNetworks(PFN)的日本初创公司完成了一份2纳米订单。虽然人们认为这家韩国巨头在2nm工艺竞赛中领先于台积电,但最新的报道称,已完成的订单实际上是该制造商第二代3nm晶圆所制造的,目前尚不清楚PFN是否知道这一更名。高通公司最近还要求三星和台积电提供其2nm样品,很可能是用于即将推出的骁龙8Gen5,但芯片组制造商有可能正在评估3nmSoC,而不是2nmSoC。这位业内官员还表示,之所以更改名称,是因为通过优化缩小了晶体管尺寸。虽然他说三星可能是出于营销策略的转变而选择了这一改变,但技术的实际效果才是真正的关键。...PC版:https://www.cnbeta.com.tw/articles/soft/1422467.htm手机版:https://m.cnbeta.com.tw/view/1422467.htm

封面图片

半导体工艺的极限:1nm之战

半导体工艺的极限:1nm之战011nm,念念不忘工艺制成的研发和生产需要大量的资源,一方面是技术积累,如晶体管架构、材料选择、制造过程等方面都需要解决难题;另一方面还需要强大的资金、人才和设备,众所周知从5nm走到3nm,生产成本也翻了一番。并非人人都有“资格”追求1nm。从28nm跳级到1nm这之间的差距绝对令人望而却步。我们来看看,目前有野心追求1nm的机构和企业分别有哪些。最新的消息是日本计划与法国合作开发1nm制程半导体。具体来看,是日本芯片制造商Rapidus、东京大学将与法国半导体研究机构Leti合作,共同开发电路线宽为1nm级的新一代半导体设计的基础技术。法国的CEA-Leti成立于1967年,该研究所的前身是成立于1957年的CENG(格勒诺布尔核研究中心)的电子系。在芯片的发展进程中,CEA-leti的也有很多重要里程碑事迹,如其是推动硅上绝缘体场效应管(FD-SOI)技术的重要推动者之一。日本芯片制造商Rapidus大家应该不陌生了。这家企业成立的时间非常晚——2022年8月,其集合了日本的8家企业和日本政府提供的700亿日元资金。一成立的目标就是,要在4年内量产2nm芯片。当时与IBM建立战略合作关系,向着2nm进发。不过目前,日本国内最先进的制程还停留在45nm。所以日本能否通过这次“豪赌”,从45nm跨越到2nm是业界还在期待的事。现在看来,日本的野心并不仅仅止步于2nm,其也想朝着1nm的目标前进。合作方式是Rapidus与东京大学、Leti研究所进行一些涉及的人员交流和基础研究共享。Leti将探索新型晶体管结构,而Rapidus和其他日本合作伙伴将派出科学家,然后评估和测试原型。IBM在2021年就推出了全球首款2nm芯片,使用了GAA环绕栅极晶体管技术,一时震动了业界。从历史上看,从5nm走到2nm,IBM使用了不到四年。在2nm之后,IBM自然而然的走向了1nm。在2022年末的IEDM会议上,IBM展示了其为通向1nm及以上准备的技术:互连3.0和VTFET。Imec在今年5月公布了1nm以下晶体管的路线图,在其路线图中1nm等于10埃。不仅如此,到了6月,Imec更是表示其与ASML签署了一项重要协议,与ASML共同合作开发1nm以下芯片。ASML将提供最新型号0.55NAEUV、2nm和1nm工艺开发关键的TWINSCANEXE:5200,以及最新型号0.33NAEUVTWINSCANNXE:3800。企业方面,作为目前唯一一家能够成功实现3nm量产的晶圆厂,台积电也早早开始研究1nm。台积电已经选定了其1nm新厂的落脚位置,在竹科龙潭园区。从进展上来看,若一切顺利,竹科龙潭园区三期2026年中即可供厂商展开建厂作业,这也意味着台积电1nm厂最快能够在2026年动工,2027年试产,2028年量产。实际上,这也符合Imec预测的1nm以下路线图。来源:IMEC芯片龙头英特尔对于1nm的诱惑同样无法抗拒。从工艺节点来看,英特尔目前准备将Intel4,用于MeteorLake处理器和GraniteRapids,下一步将是Intel3,它将使用EUV光刻来实现更大的模块化,PPW增加到18%。而英特尔最新的工艺是20A和18A。Intel20A本来被称为Intel1,但是由于英特尔想要“更好的唤起下一个创新时代”,将其命名为20A。现在问题来了:1nm未来,如何实现?022D材料寻找合适的晶体管结构以及合适的晶体管材料来实现1纳米工艺几何结构的工作仍然是一个好的方向。使用非硅材料有利于制造非常微小的晶体管——小至1纳米。2019年时,IMEC就在IEEE会议上,展示2D材料可实现1nm以下的工艺节点。当时IMEC已经展示了具有微小特征尺寸的二硫化钼(MoS2)MOSFET可以为晶体管的极端缩放开辟途径,远低于硅器件短沟道效应的水平。MoS2是一种二维材料,这意味着它可以以稳定的形式生长,厚度仅为一个原子,最重要的是,在该尺度上具有原子精度。麻省理工学院、南洋理工大学和台积电的研究人员发现,二维材料与半金属铋(Bi)结合可实现极低的电阻,克服了实现1纳米芯片的挑战。台积电也同样宣布,其在2D材料方面取得突破,逼近1nm。在2022年时,台积电和麻省理工学院、南洋理工大学联合发表了一篇论文,描述金属引起的导电间隙带来的制造挑战,以及单层技术如何受到这些金属引起的间隙的影响。这篇文章中建议使用后过渡金属铋和一些半导体单层过渡金属二硫族化物来减小间隙的尺寸,从而生产出比以前小得多的2D晶体管。在实验中,台积电尝试了目前各种低电阻的半导体材料,二硫化钼(MoS2)、二硫化钨(WS2)和二硒化钨(WSe2)。03改变铜(Cu)互连在计算机芯片之中,半导体组件之间的布线被称为互连。简单解释,互连就是电流在芯片中各个晶体管、存储器、处理单元和其他组件之间的流动方式,如果互连的传输越有效,那么芯片的效率就会越高。在1997年以前,大家往往都在使用铝互连。之后,IBM又发现了更有效的铜互连。铜线的导电电阻比铝线低约40%,这意味着处理速度提高约15%。在过去的几十年里,这种巨大的转变导致铜成为互连的行业标准。现在,铜互连也开始遇到了瓶颈。铜互连始终需要阻挡衬里材料来形成适当的布线结构。随着器件缩小,可用于铜布线和衬垫材料的空间变得更小。目前业界一直在寻找其他金属可以替代铜互连。碳纳米管(CNT)、单层石墨烯(SLG)和少层石墨烯(FLG))与其他相关互连材料(钨(W)、铜(Cu)和钌(Ru))的性能比较来源:IMECIBM:使用钌IBM找的方式是使用钌。钌可以扩展到1纳米及以上节点,并且仍然是一种有效的导体,因此不需要衬垫,这有助于节省空间。通过减色图案化方法形成的钌也有可能用于一种新型互连集成方案,称为顶通孔集成。在这种情况下,互连通孔形成在导线的顶部,而不是导线的下方,从而允许为最关键的互连层形成连续的导线和自对准通孔。此外,通过这种顶通孔集成牢固地形成嵌入式气隙,从而减少互连寄生电容,也将有助于实现更快、更低功耗的芯片。IBM的研究人员使用极紫外光刻(EUV)双图案现有的机器上创建测试结构,结果表明能够实现突破。IMEC、台积电:使用石墨烯与IBM的方式不同,台积电尝试使用石墨烯进行多层布线。人们对石墨烯互连应用的兴趣并不令人意外。石墨烯表现出高本征载流子迁移率(高达200,000cm2V-1s-1)和大载流能力(高达108A/cm2)。此外,石墨烯具有高导热性和抗电迁移的竞争稳健性。它还可以制成原子级厚度,这有助于减轻厚度对RC延迟的影响。台积电表示,当制作不同宽度的互连原型并将其电阻与铜互连进行比较时,发现宽度为15nm或更小的石墨烯互连的电阻率低于铜互连的电阻率。石墨烯的接触电阻率也比铜低四个数量级。将金属离子嵌入石墨烯中可以改善互连的电性能,使其成为下一代互连的有前途的材料。IMEC则认为石墨烯和金属的混合结构,非常有希望成为1nm的候选者。此外,IMEC也在考虑钌(Ru)作为铜互连的替代品。04改变器件架构如上文提到,IBM对于1nm的努力除了选择钌互连外,还有一个就是VTFET架构。IBM认为,使用VTFET,晶体管组件垂直堆叠在一起,而不是横向堆叠,这是自计算机时代诞生以来设计芯片的标准。这极大地增加了单个芯片上可以安装的晶体管数量,就像摩天大楼城市的人口密度远高于联排别墅郊区的人口密度一样。IBM的研究表明,VTFET设计的规模可以远远超出IBMResearch于2021年首次推出的最先进的2纳米节点纳米片设计的性能。IMEC则认为能够超越2nm的器件架构,是Forksheet架构。新的forksheet器件架构是GAA纳米片器件的自然演变,允许轨道高度从5T扩展到4.3T,同时仍然提供性能增益。或者,通过叉板设计,可用空间可用于增加板宽度...PC版:https://www.cnbeta.com.tw/articles/soft/1401405.htm手机版:https://m.cnbeta.com.tw/view/1401405.htm

封面图片

2nm决战2025

2nm决战2025争先恐后来看看“不约而同”的2nm时间轴进程。作为行业老大,台积电称将如期在2025年上线2nm工艺,2025年下半年进入量产。2nm可谓是台积电的一个重大节点,该工艺将采用纳米片晶体管(Nanosheet),取代FinFET,意味着台积电工艺正式进入GAA时代。有报道称,台积电在前不久已开始了2nm工艺的预生产,英伟达和苹果有望成为首发客户。一直在“坐二望一”的三星在3nm率先以GAA开局,在2nm层面自然也志在必得:在其最新公布的第二季度财报中表示,2nmGAA的开发已步入正轨并进展顺利。在之前三星也公布了2nm量产的具体时间表:自2025年起首先将该技术用于移动终端;到2026年将适用于采用背面供电技术的高性能计算;2027年将其用途扩至汽车芯片。反观英特尔亦快马加鞭。自宣布实施IDM2.0战略以来,英特尔不遗余力四面出击,着力向“四年五个制程节点”的目标迈进,其中Intel20A和Intel18A分别对应2nm和1.8nm制程,英特尔对此寄予厚望,激进宣布Intel20A计划于2024年上半年投入使用,进展良好的Intel18A也将提前至2024年下半年进入大批量制造,在时间上誓要先发制人。作为后来者,承载日本代工业复兴大计的Rapidus亦不甘示弱,前不久公布了最新的生产计划,预计将在2025年试产2nm,采用IBM2nmGAA技术,目标是2027年大规模量产。2025年,或将开启2nm的“华山论剑”大戏。不过业内人士许然(化名)对集微网表示,谁家率先量产不是最重要的,就如三星率先量产3nm,但首先只是在挖矿芯片上采用,意义不太大,而且每家的2nm也涉及物理尺寸的不同,不能一概而论。反超机会?瞄准2nm决战,对于三星还是英特尔来说的重要性还在于,他们均将2nm工艺视为其超越竞争对手并重返先进制程领先地位的关键。是什么给了他们底气?从三星来看,由于率先3nm制程中采用GAA架构,在GAA用于先进制程方面拥有了率先量产和磨合的先发优势。此外,三星还开发了MBCFET晶体管专利技术,为其2nm工艺竞争力再添筹码。三星表示,与7nmFinFET相比,MBCFET可将功耗降低50%,性能提高30%,并将晶体管占用面积减少45%,提供了卓越的设计灵活性。如果说每一代工艺有每一代的“绝活”,那么无疑背面供电(BSPDN)技术将是影响2nm对决之势的一大因素,据称,与FSPDN前端供电网络相比,BSPDN的性能提高了44%,能效提高了30%,三大巨头也纷纷排兵布阵。英特尔在这一技术层面看似先行破发。不仅将在Intel20A制程率先采用RibbonFET架构(相当于GAA架构),还将结合另一突破性技术背面供电PowerVia,这对晶体管微缩至关重要,可解决日益严重的互连挑战,提升芯片性能和能效。通过两大技术的“联合”,英特尔认为这将是新的FinFET时刻——参考英特尔2012年在22nm引入FinFET的荣光。值得一提的是,英特尔在第二季度宣布率先在产品级测试芯片上已实现PowerVia,相比台积电和三星领先两年,将为英特尔的反超提供巨大的优势。有消息称,台积电计划在2026年推出N2P工艺,这一工艺将采用背面供电技术,而且三星也将在2nm工艺采用BSPDN技术。相较之下,2nm是台积电首次从FinFET转至GAA,在架构迁移上相当于“落后”于三星。尽管台积电宣称,已在N2硅的良率和性能方面都取得了“扎实的进展”,但业内也有质疑说台积电的2nmGAA工艺有良率“翻车”的风险。前知名分析师陆行之在媒体直言,如果台积电研发速度太慢,2nm再跟3nm一样,离5nm间隔3~4年,就很可能被超车,并称“一些设备商比较看好英特尔2nm/1.8nm进度,台积电内部也挺紧张的,到处打探消息”,但他同时也认为台积电有强大的执行力。饶是如此,台积电的综合实力依旧不容小觑。以赛亚调研(IsaiahResearch)认为,台积电和三星有更大的机会率先实现2nm量产,因为这两大巨头过去在先进制程的良率和量产方面表现相对出色。对此集微咨询也分析,台积电和三星在先进工艺技术领域一步一个脚印,积累更全面、更扎实,向2nm推进过程中相对率先实现的概率更高。英特尔虽实现了7nm,但在5nm和3nm节点层面尚需积累量产和磨合经验,直接跳至2nm扭转局面仍面临一定挑战。先进封装的X因素看起来2nm是工艺的决战,但其实先进封装的重要性已然不可忽视。先进封装与制程工艺可谓相辅相成,其在提高芯片集成度、加强互联、性能优化的过程中扮演了重要角色,成为助力系统性能持续提升的重要保障。为在工艺节点获得更大的赢面,押注先进封装已成为三大巨头的“显性”选择。近些年来,英特尔、三星和台积电一直在稳步投资先进封装技术,各自表现也可圈可点。综合来看,在先进封装领域,台积电的领先地位依旧凸显。据了解,台积电在先进封装上已获得了可观的收入体量,技术布局也进入关键节点,未来投入规模将持续加码。尤其是在AI产能需求持续升级之下,台积电正积极扩充第六代2.5D先进封装技术CoWoS产能,将投资约28亿美元打造先进封装厂,预计2026年底建厂完成、2027年第三季开始量产,月产能达11万片12英寸晶圆,涵盖SoIC、InFO以及CoWoS等先进封装技术。半导体知名专家莫大康就表示,台积电在CoWoS的产能大增,将十分有利于其争取2nm讨单。而时刻保持“两手抓”,也让台积电的护城河愈加深厚。英特尔也不逞多让。通过多年技术探索,相继推出了EMIB、Foveros和Co-EMIB等多种先进封装技术,在互连密度、功率效率和可扩展性三个方面持续精进。在今年5月,英特尔发布了先进封装技术蓝图,计划将传统基板转为更为先进的玻璃材质基板,以实现新的超越。而且,英特尔也在布局硅光模块中的CPO(共封装光学)技术,以优化算力成本。在先进封装领域,英特尔或可与台积电同台竞技。三星自然也紧追不舍。针对2.5D封装,三星推出的I-Cube封装技术可与台积电CoWoS相抗衡;3DIC技术方面,三星2020年推出X-Cube封装。此外,三星计划在2024年量产可处理比普通凸块更多数据的X-Cube封装技术,并预计2026年推出比X-Cube处理更多数据的无凸块型封装技术。对此许然认为,三星在2.5D先进封装方面虽已布局多年,但是前道代工业务较弱,在一定程度上影响了其先进封装业务的进展,客户相对较少。不过随着台积电CoWoS短期内难以满足客户需求,三星有希望能接到部分订单,而且它还拥有唯一拥有从存储器、处理器芯片的设计、制造到先进封装业务组合的优势。以赛亚调研指出,在先进封装领域,目前更加强调的是异构芯片的整合能力。例如,MI300封装将3nmGPU与5nmCPU芯片整合在一块,这种整合能力对于提高芯片性能和效能至关重要。因而,未来的比拼也将围绕这一能力展开。全面考验尽管看似巨头们各有伯仲,但2nm的考验绝不止首发那么简单。莫大康提及,尽管上述巨头技术进阶的路径基本相同,且都采用ASML的高NA光刻机,但无论是良率、客户粘性和服务均将影响2nm量产的进程。以赛亚调研也提及,各家厂商的量产进程受到多种因素的影响,包括技术难度、资金投入、设备与材料支持等。“根据目前的评估,台积电与三星将继续是2nm制程的主要代工厂商,因在先进制程的良率和量产规模方面表现出色。英特尔在技术研发方面虽具有一定的优势,但其晶圆代工主要专注于自家产品,对外部客户的合作较为有限,这对突破先进制程的良率和量产稳定性带来了挑战。而日本Rapidus虽拥有强大的研发资源,但主要专注在AI及超级计算机等相关产品,以在日本建立自己的先进工艺供应链、服务日本客户为优先,经济规模的量产还在其次。”以赛亚调研详细解读...PC版:https://www.cnbeta.com.tw/articles/soft/1375035.htm手机版:https://m.cnbeta.com.tw/view/1375035.htm

封面图片

消息称 ASML将在未来几个月推出 2nm 制造设备,英特尔已采购六台

消息称ASML将在未来几个月推出2nm制造设备,英特尔已采购六台据SamMobile报道,ASML将于未来几个月内推出2nm制程节点制造设备,最新设备将集光能力从0.33提高到0.55,这将使芯片制造商能够使用超精细图案化技术来制造2nm节点芯片。ASML计划在明年生产10台2nm设备,英特尔据说已采购其中6台。未来几年ASML计划将此类芯片制造设备产能提高到每年20台。——

封面图片

台积电将如期在2025年上线2nm生产工艺 2026年推出N2P工艺

台积电将如期在2025年上线2nm生产工艺2026年推出N2P工艺供应链消息称台积电的2nm工艺布局如期推进,2025年下半年在新竹市宝山乡进入量产。在2nm工艺量产1年之后,台积电将推出采用背面供电网络(BSPDN)技术的N2P工艺。2nm芯片是台积电的一个重大节点,该工艺将会采用纳米片晶体管(Nanosheet),取代鳍式场效应晶体管(FinFET),这意味着台积电工艺正式进入GAA晶体管时代。其中,2nm芯片相较于3nm芯片,在相同功耗下,速度快10~15%。在相同速度下,功耗降低25~30%。()频道:@TestFlightCN

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人