被一则新闻“吓倒”的设备公司

被一则新闻“吓倒”的设备公司对混合键合呼声最高的非HBM(高带宽存储)芯片莫属。这两年,随着生成式AI技术的迅速崛起,HBM和AI芯片的发展势如破竹。为了迎合市场需求,存储制造商加速了HBM芯片的研发,混合键合一度成为实现下一代HBM(HBM4)中的重要技术。然而近日行业的风向似乎发生了一些转变,混合键合,是3D封装的未来?还是昙花一现?下一代HBM弃用混合键合?在下一代的HBM芯片规划中,两大重量级玩家SK海力士(55%的市占)和三星(41%),此前正在HBM4中积极推进“混合键合”新工艺的开发。为何要采用混合键合?在此之前,让我们先来了解下HBM的标准发展情况。自2013年10月开始,JEDEC开始发布HBM的标准,至今已经发布了5代HBM标准和产品,分别是HBM、HBM2、HBM2E、HBM3、HBM3E。如下图所示,每一代HBM标准都主要围绕着提供更高的带宽和容量来制定,当然还有更低的功耗等其他功能。要实现下一代更高容量和更高带宽的HBM,HBM中的DRAM就需要不断“盖楼”,也就是要堆叠更多的DRAM层。第六代HBM4预计于2026年量产。目前HBM3堆叠了12层,HBM4堆叠的数量可能高达16层,多了4层。随着层数变高,会出现翘曲和发热等因素,但最大的挑战是必须满足当下HBM芯片的标准厚度——720微米(μm)。如何解决呢?一种方式是基于现有的互联技术,将每个DRAM层磨薄,但这不能保证其可靠性;另外一种方式是DRAM层与层之间从互联的填充物方面下手,考虑去掉内部的凸块。现在的HBM内部通过TSV+填充物的方式来连接DRAM层。三星和SK海力士的方法有所差别:三星采用TC焊接法,即在DRAM之间夹上一层不导电的粘合剂薄膜(NCF),然后进行热压;SK海力士采用MR-MUF(大规模回流注塑填充)技术,对整个HBM进行加热和焊接,然后在芯片之间放置液态保护材料以填充缝隙。这些填充物在其中占据了一定的厚度,因此厂商们开始考虑去掉这些填充物,改用混合键合的方式。如前文所述,混合键合可以直接实现芯片和晶圆之间的互联,由于不使用凸块,因此有利于减小封装厚度。混合键合的概念图。展示了如何通过去除现有键合中芯片之间的凸块来减少整体封装厚度(左)混合键合的优势主要有三大方面:更短的互联距离:不仅不需要用引线互联互通,也无需用TSV穿过整个CMOS层,仅仅通过连接后道的铜触点就可以实现互联;更高的互联密度:铜触点的面积非常小,相比直径百微米的锡球和TSV,混合键合工艺中的铜触点的pitchsize甚至都不足10微米,无疑可以实现更高的互联密度;更低的成本:毫无疑问,针对每颗Die单独进行互联需要更多的时间,通过晶圆键合可以实现大面积高密度的互联,对产能的提升的贡献是飞跃性的!自然,生产成本也可以得以降低。SK海力士和三星都对混合键合技术进行了不少研究。例如,SK海力士在IEDM2023上,就透露了其已确保HBM制造中使用的混合键合工艺的可靠性。从公开信息来看,SK海力士预计将在2025至2026年间实现其混合键合技术的商业化。就在大家以为混合键合将成为HBM4的基本技术时,一则消息可能会改变这个发展趋势。据zdnet报道,制定HBM4标准的标准化组织JEDEC目前正在商榷打算放宽HBM4的封装厚度,由720微米放宽到775微米。如果是按照这个厚度标准,有业内消息称,利用现有的键合技术就可以充分实现16层HBM4。据悉,制定标准的实体包括存储器供应商以及无晶圆厂公司,它们是HBM的实际客户。据称,三星电子、SK海力士、美光三大内存公司从供应商的角度坚持775微米。但由于部分参会企业表达了不同意见,第一轮磋商最终没有得出明确结论。目前,业界正在等待第二次咨询。不过,围绕HBM4的封装生态系统的方向很可能将根据该协议的方向来确定。混合键合的商用不是易事。相比传统互联技术,混合键合的工艺流程更加复杂,增加了一些未使用过的技术,如混合键合工艺涉及在真空室中将等离子体辐射到DRAM芯片以激活接合处的表面。这是现有封装工艺中尚未使用的技术。而且,混合键合技术尚处于起步阶段,产业链配套能力不足,相关设备和材料的成本较高,最终导致混合键合技术很昂贵。因此,在满足所有客户要求的情况下,内存制造商希望尽可能避免在HBM4中引入混合键合。这家混合键合设备公司遭殃了而这则新闻,对于早期投入混合键合设备的供应商Besi产生了重大的影响。从3月7日到3月12日,Besi的股价一路下跌,跌去了大约23%。成立于1995年5月的BESemiconductorIndustriesNV(Besi),是一家荷兰半导体设备公司。这家荷兰设备制造商因为所生产的混合键合设备,搭上了AI顺风车,获得了市场和投资者的关注。整个2023年,Besi的股价大涨了141%(从2022年的56.56欧元,到2023年末的136.45欧元),使Besi成为欧洲科技行业估值最高的公司之一。台积电是Besi的老客户,两家公司在键合机领域已经合作了8年多。2021年,在新冠危机期间的半导体热潮中,Besi宣布英特尔和台积电均承诺采购50台混合键合机。也是在这之后的2年里,Besi的营收大幅上涨,2021年期营收达到7.49亿欧元,同比大增73%。Besi过去5年的收入和毛利率趋势2023年受到市场不景气的影响,其营收有所下滑,但是其财报指出,该公司在光子学、混合键合和2.5D逻辑/内存应用领域实现强劲增长。2023年与上一年相比,该公司的订单量大约增加了一倍。其中比较亮眼的是,Besi第四季度1.66亿欧元的订单中约有一半是新型混合键合机。Besi还在其2023年财报中指出,混合键合技术的采用日益增加,具体表现在:设备安装基数增至40台设备并且在多条生产线上安装了几套系统。客户数量增加。与2022年相比,订单量和年终库存量翻倍。收到HBM产品的首批订单。为晶圆首次交付了TCB芯片。为2.5DHBM/逻辑设备首次运送翻转芯片系统。Besi还与应用材料在混合键合领域也有着密切的合作。2020年10月,Besi和应用材料公司签署了一份联合开发协议,两家在新加坡建立了一个中心来开发业界首个集成的基于晶片的混合键合设备解决方案。完整的基于芯片的混合键合设备解决方案需要广泛的半导体制造技术以及高速和极其精确的小芯片贴装技术。应用材料在刻蚀、化学气相沉积(CVD)、物理气相沉积(PVD)、铜电镀、化学机械平坦化(CMP)和过程控制中的知识可以帮助到Besi来开发混合键合新设备。Besi公司高级封装互连技术的路线图Datacon8800CHAMEOultraplus是Besi的芯片到晶圆键合机。这是第一台大批量芯片到晶圆混合键合机,自2022年开始生产。2023年,Besi正在开发下一代100纳米精度的混合键合系统。Datacon8800CHAMEO股市的波动反映了其脆弱性。如果HBM4标准确实放宽了厚度,那么市场对Besi及其混合键合设备的需求可能会大幅下降或延期采购(可能要到2026年之后才会采用该技术)。Besi在混合键合技术研发方面投入了大量资金,2023年,Besi总研发支出达到6390万欧元,占总收入的11.0%,与2019年相比增长了66%。如果该技术无法得到广泛应用,这些研发投入将可能成为沉没成本。Besi最近3年研发支出情况混合键合,仍然是大势所趋!尽管面临着诸多挑战,混合键合技术仍是未来芯片互联技术的发展方向之一。目前,混合键合已经成功用于商业生产数据中心和其他高性能计算应用的高端逻辑设备。AMD是第一家推出采用铜混合键合芯片的供应商。在AMDRyzen75800x的小芯片设计中,就采用了台积电的混合键合技术SoIC,将7nm64MBSRAM堆叠并键合到7nm处理器上,使内存密度增加了两倍。Meta在2024IEEE国际固态电路会议(ISSCC)...PC版:https://www.cnbeta.com.tw/articles/soft/1424075.htm手机版:https://m.cnbeta.com.tw/view/1424075.htm

相关推荐

封面图片

JEDEC应制造商要求放宽HBM4厚度 在现有粘合技术范围内实现16-Hi堆栈

JEDEC应制造商要求放宽HBM4厚度在现有粘合技术范围内实现16-Hi堆栈HBM4是内存领域的下一个大事件,每家公司都参与了该内存类型的最有效开发,因为它最终将为下一代市场的成功奠定基础。据ZDNetKorea报道,为了帮助制造商,JEDEC决定将12层和16层HBM4堆栈的HBM4封装厚度降低到775微米,因为更高的厚度水平会带来复杂性,而且与该工艺相关的需求也非常值得期待。此外,据说制造商以前曾采用混合键合工艺这种较新的封装技术来减少封装厚度,因为这种工艺使用板载芯片和晶片直接键合。不过,由于HBM4内存将是一项新技术,预计采用混合键合技术将导致整体价格上涨,这意味着下一代产品将更加昂贵,但混合键合技术的使用还不确定,因为HBM制造商可能会利用JEDEC做出的"放宽"。至于我们何时能看到基于HBM4的产品亮相,SKhynix计划在2026年实现量产,最初的样品预计每堆栈容量高达36GB。众所周知,HBM4将彻底改变人工智能市场的计算性能,因为这种内存类型将采用"革命性"的板载芯片配置,把逻辑和半导体结合到单个封装中。由于台积电和SKhynix最近建立了联盟,HBM和半导体市场有望在合作的环境中发展。...PC版:https://www.cnbeta.com.tw/articles/soft/1423532.htm手机版:https://m.cnbeta.com.tw/view/1423532.htm

封面图片

消息称 HBM4 标准放宽 三星、SK 海力士推迟引入混合键合技术

消息称HBM4标准放宽三星、SK海力士推迟引入混合键合技术据科技媒体ZDNETKorea报道,业界消息称,国际半导体标准组织(JEDEC)的主要参与者最近同意将HBM4产品的标准定为775微米(μm),比上一代的720微米更厚。据悉,该协议预计将对三星电子、SK海力士、美光等主要内存制造商的未来封装投资趋势产生重大影响。如果封装厚度为775微米,使用现有的键合技术就可以充分实现16层DRAM堆叠HBM4。考虑到混合键合的投资成本巨大,存储器公司很可能将重点放在升级现有键合技术上。

封面图片

三星电子将于 2025 年推出新一代 HBM4 内存

三星电子将于2025年推出新一代HBM4内存三星量产了HBM2E和HBM3,并开发了每秒9.8千兆比特(Gbps)的HBM3E,我们将很快开始向客户提供样品,以丰富HPC/AI生态系统。展望未来,HBM4预计将于2025年推出,目前正在开发针对高热性能进行优化的技术,如非导电膜(NCF)组装和混合铜键合(HCB)。帖子中提供的信息显示,三星已经获得了潜在客户对其HBM3内存工艺的兴趣,其中英伟达(NVIDIA)等公司处于领先地位。随着人工智能(genAI)的发展,对相关硬件的要求达到了新的高度,因此对HBM3等必要组件的需求也迅速增加。英伟达正试图实现供应链的多元化,而三星电子在这方面就派上了用场,因为该公司拥有充足的设备来满足人工智能加速器对DRAM的需求。除了当前一代的进展,三星还计划快速推进下一代HBM4工艺,预计将于2025年亮相。虽然有关内存类型的具体细节不多,但三星透露,HBM4将采用"非导电薄膜"和"混合铜键合",这将有助于提高内存工艺的能效和散热性能。HBM4的确将标志着向下一代人工智能加速器的过渡,为业界的计算能力打开新的大门。三星正在成为一家"与众不同"的供应商,尤其是该公司还在专注于开发芯片封装设备。鉴于该公司成功地赢得了潜在客户的信任,我们有可能看到这家韩国巨头的存储器部门在未来几年重振雄风。...PC版:https://www.cnbeta.com.tw/articles/soft/1389583.htm手机版:https://m.cnbeta.com.tw/view/1389583.htm

封面图片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片

台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片访问:NordVPN立减75%+外加3个月时长另有NordPass密码管理器作为2024年欧洲技术研讨会演讲的一部分,台积电提供了一些有关其将为HBM4制造的基础模具的新细节,这些模具将使用逻辑工艺制造。由于台积电计划采用其N12和N5工艺的变体来完成这项任务,该公司有望在HBM4制造工艺中占据有利地位,因为内存工厂目前还不具备经济地生产这种先进逻辑芯片的能力(如果它们能生产的话)。对于第一波HBM4,台积电准备采用两种制造工艺:N12FFC+和N5。虽然它们的目的相同--将HBM4E内存与下一代AI和HPC处理器集成,但它们将以两种不同的方式连接用于AI和HPC应用的高性能处理器内存。台积电设计与技术平台高级总监表示:"我们正与主要的HBM存储器合作伙伴(美光、三星、SK海力士)合作,在先进节点上实现HBM4全堆栈集成。N12FFC+高性价比基础芯片可以达到HBM的性能,而N5基础芯片可以在HBM4速度下以更低的功耗提供更多的逻辑。"台积电采用N12FFC+制造工艺(12纳米FinFetCompactPlus,正式属于12纳米级别的技术,但其根源来自台积电久经考验的16纳米FinFET生产节点)制造的基础芯片将用于在系统级芯片(SoC)旁边的硅中间件上安装HBM4存储器堆栈。台积电认为,他们的12FFC+工艺非常适合实现HBM4性能,使内存供应商能够构建12-Hi(48GB)和16-Hi堆栈(64GB),每堆栈带宽超过2TB/秒。高级总监说:"我们还在为HBM4优化CoWoS-L和CoWoS-R。CoWoS-L和CoWoS-R都[使用]超过八层,以实现HBM4的2000多个互连的路由,并具有[适当的]信号完整性"。N12FFC+上的HBM4基础芯片将有助于使用台积电的CoWoS-L或CoWoS-R先进封装技术构建系统级封装(SiP),该技术可为内插件提供高达8倍网纹尺寸的空间,足以容纳多达12个HBM4存储器堆栈。根据台积电的数据,目前,HBM4在电流为14mA时的数据传输速率可达6GT/s。台积电代表解释说:"我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作,对HBM4通道信号完整性、IR/EM和热精度进行认证。"同时,作为更先进的替代方案,内存制造商还可以选择台积电的N5工艺来生产HBM4基础芯片。采用N5工艺的基础芯片将包含更多的逻辑,功耗更低,性能更高。但可以说最重要的好处是,这种先进的工艺技术将实现非常小的互连间距,大约为6至9微米。这将使N5基本芯片与直接键合技术结合使用,从而使HBM4可以直接在逻辑芯片上进行三维堆叠。直接键合技术可实现更高的内存性能,这对于一直在渴求更多内存带宽的人工智能和高性能计算芯片来说将是一个巨大的推动。我们已经知道台积电和SKHynix正合作开发HBM4基础芯片。台积电很可能也会为美光生产HBM4基础芯片。否则,我们会更惊讶地看到台积电与三星合作,因为这家企业集团已经通过其三星代工部门拥有了自己的先进逻辑晶圆厂。...PC版:https://www.cnbeta.com.tw/articles/soft/1431173.htm手机版:https://m.cnbeta.com.tw/view/1431173.htm

封面图片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片

台积电准备推出基于12和5纳米节点的下一代HBM4基础芯片访问:NordVPN立减75%+外加3个月时长另有NordPass密码管理器作为2024年欧洲技术研讨会演讲的一部分,台积电提供了有关将为HBM4制造的基础芯片的一些新细节,该芯片将使用逻辑工艺构建。由于台积电计划采用其N12和N5工艺的变体来完成这项任务,该公司预计在HBM4制造工艺中占据有利地位,因为内存工厂目前没有能力经济地生产如此先进的逻辑芯片——如果他们能够生产的话他们根本。对于第一波HBM4,台积电准备使用两种制造工艺:N12FFC+和N5。虽然它们服务于相同的目的——将HBM4E内存与下一代AI和HPC处理器集成——但它们将以两种不同的方式用于连接AI和HPC应用程序的高性能处理器的内存。台积电设计与技术平台高级总监表示:“我们正在与主要HBM内存合作伙伴(美光、三星、SK海力士)合作,在先进节点上实现HBM4全堆栈集成。”“N12FFC+具有成本效益的基础芯片可以达到HBM的性能,而N5基础芯片可以在HBM4速度下以低得多的功耗提供更多逻辑。”台积电采用N12FFC+制造工艺(12nmFinFetCompactPlus,正式属于12nm级技术,但其根源于台积电经过充分验证的16nmFinFET生产节点)制造的基础芯片将用于在硅片上安装HBM4内存堆栈片上系统(SoC)旁边的中介层。台积电认为,他们的12FFC+工艺非常适合实现HBM4性能,使内存供应商能够构建12-Hi(48GB)和16-Hi堆栈(64GB),每堆栈带宽超过2TB/秒。“我们还在针对HBM4优化CoWoS-L和CoWoS-R,”台积电高级总监说道。“CoWoS-L和CoWoS-R都[使用]超过八层,以实现HBM4的路由超过2,000个互连,并具有[适当的]信号完整性。”N12FFC+上的HBM4基础芯片将有助于使用TSMC的CoWoS-L或CoWoS-R先进封装技术构建系统级封装(SiP),该技术可提供高达8倍标线尺寸的中介层—足够的空间容纳多达12个HBM4内存堆栈。根据台积电的数据,目前HBM4可以在14mA电流下实现6GT/s的数据传输速率。“我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作,验证HBM4通道信号完整性、IR/EM和热精度,”台积电代表解释道。同时,作为一种更先进的替代方案,内存制造商还可以选择采用台积电的N5工艺来生产HBM4基础芯片。N5构建的基础芯片将封装更多的逻辑,消耗更少的功耗,并提供更高的性能。但可以说,最重要的好处是,这种先进的工艺技术将实现非常小的互连间距,约为6至9微米。这将允许N5基础芯片与直接键合结合使用,从而使HBM4能够在逻辑芯片顶部进行3D堆叠。直接键合可以实现更高的内存性能,这对于总是寻求更多内存带宽的AI和HPC芯片来说预计将是一个巨大的提升。我们已经知道台积电和SK海力士在HBM4基础芯片上进行合作。台积电也可能为美光生产HBM4基础芯片。否则,我们会更惊讶地看到台积电与三星合作,因为该集团已经通过其三星代工部门拥有自己的先进逻辑工厂。台积电特殊工艺产能扩产50%随着德国和日本的新工厂全部建成,以及中国产能的扩张,台积电计划到2027年将其特种技术产能扩大50%。该公司在欧洲技术研讨会上透露本周,台积电预计不仅需要转换现有产能以满足特殊工艺的需求,甚至还需要为此目的建造新的(绿地)晶圆厂空间。这一需求的主要驱动力之一将是台积电的下一个专用节点:N4e,一个4纳米级超低功耗生产节点。“过去,我们总是对即将建成的晶圆厂进行审查阶段,但在台积电很长一段时间以来,我们第一次开始建设绿地晶圆厂,以满足未来的专业技术要求,”台积电业务发展和海外运营办公室高级副总裁KevinZhang博士出席活动时候说。“在未来四到五年内,我们的专业产能实际上将增长1.5倍。通过这样做,我们实际上扩大了制造网络的覆盖范围,以提高整个晶圆厂供应链的弹性。”除了N5和N3E等著名的主要逻辑节点之外,台积电还为功率半导体、混合模拟I/O和超低功耗应用(例如物联网)等应用提供一套专用节点。这些通常基于该公司的落后制造工艺,但无论底层技术如何,这些节点的容量需求都随着台积电主要逻辑节点的需求而增长。所有这些都要求台积电重新评估他们如何规划其专业节点的容量。台积电近年来的扩张战略追求几个目标。其中之一是在台湾以外建立新的晶圆厂;另一个是普遍扩大产能,以满足未来对所有类型工艺技术的需求——这就是该公司正在建设专业节点产能的原因。目前,台积电最先进的专用节点是N6e,是N7/N6的变体,支持0.4V至0.9V之间的工作电压。对于N4e,台积电正在考虑低于0.4V的电压。尽管目前台积电并未透露太多计划节点的技术细节;考虑到该公司在这里的历史,我们预计一旦新流程准备就绪,他们明年将有更多的话题可以讨论。...PC版:https://www.cnbeta.com.tw/articles/soft/1431253.htm手机版:https://m.cnbeta.com.tw/view/1431253.htm

封面图片

三星:已完成16层混合键合HBM内存验证 整体高度缩减

三星:已完成16层混合键合HBM内存验证整体高度缩减它摒弃了DRAM内存层间添加凸块的繁琐步骤,通过铜对铜的直接连接方式实现层间连接,从而大大提高了工作效率。这种创新不仅显著提升了信号传输速率,更好地满足了AI计算对高带宽的迫切需求,而且有效降低了DRAM层间距,使得HBM模块的整体高度得到显著缩减,进一步提升了其集成度和便携性。尽管混合键合技术的成熟度和应用成本一直是业界关注的焦点,但三星电子通过多元化的策略,积极应对这些挑战。在推进混合键合技术研究与应用的同时,公司还同步开发传统的TC-NCF工艺,以实现技术多样化,降低风险,并增强整体竞争力。据悉,三星设定的目标是将HBM4中的晶圆间隙缩减至7.0微米以内,这将进一步提升HBM4的性能和可靠性,为未来的计算应用奠定坚实基础。业内专家对此表示,三星在16层混合键合堆叠工艺技术方面的突破,无疑将有力推动HBM内存技术的发展,为未来的计算应用提供更为强大的内存支持。...PC版:https://www.cnbeta.com.tw/articles/soft/1426696.htm手机版:https://m.cnbeta.com.tw/view/1426696.htm

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人