三星计划在 HBM4 上引入 3D 封装技术

三星计划在 HBM4 上引入 3D 封装技术 现在 HBM 是用2.5D封装,HBM和GPU在同一平面,挨得很近,用硅中介层连接; 3D封装是把HBM直接叠在GPU上,就像 AMD 3D V-Cache 那样。

相关推荐

封面图片

三星将于2025年推出"SAINT"3D芯片封装服务 为量产HBM4做准备

三星将于2025年推出"SAINT"3D芯片封装服务 为量产HBM4做准备 就三星 3D 封装的细节而言,它是 2.5D 方法的后继者,这一次,这家韩国巨头不再使用硅插层来连接 HBM 和 GPU,而是决定通过将多个芯片堆叠在一起来实现垂直整合。三星计划将其称为SAINT(三星高级互连技术)平台,并将封装分为三种类型:SAINT-S、SAINT-L 和 SAINT-D。它们都处理不同的芯片,如 SRAM、Logic 和 DRAM。与传统的 2.5D 相比,三星的 3D 封装技术具有多项优势。通过垂直堆叠,该公司成功地缩小了芯片之间的距离,从而加快了数据传输的速度。垂直堆叠还能减少碳足迹,这也是广泛采用该技术的另一个好处。韩国媒体称,三星在加利福尼亚州圣何塞举行的"三星代工论坛 2024"上展示了这项技术。这是该公司首次向公众展示这项技术,因为英伟达(NVIDIA)和英伟达(AMD)宣布将推出各自的下一代人工智能硬件。由于 3D 封装将与 HBM4 一起使用,预计三星的服务将与英伟达的 Rubin架构和 AMD 的Instinct MI400 AI 加速器一起亮相。三星还计划到 2027 年发布"一体化异构集成"技术。这项技术将实现统一的人工智能封装,集成商无需处理单独的封装技术。在苹果之后,英特尔在其轻薄设计(如 Lunar Lake CPU)中采用了非常以 SoC 为中心的方法,而 AMD 也在垂直堆叠领域非常活跃,其独特的 HBM、MCD 和 3D V-Cache 堆栈横跨多个芯片,可以广泛满足从消费市场到企业市场的各种客户需求。 ... PC版: 手机版:

封面图片

16-Hi堆栈和3D封装的三星HBM4内存正在开发中 将于2025年亮相

16-Hi堆栈和3D封装的三星HBM4内存正在开发中 将于2025年亮相 该公司目前的 HBM 产品组合包括作为顶级产品的 HBM3E"Shinebolt",采用 24 Gb DRAM,容量达 36 GB,传输速度达 9.8 Gbps。该内存技术采用 2.5D 封装,支持 12 Hi 的堆叠。三星 HBM 产品组合的下一个演变将以 HBM 4 的形式出现。这种特殊内存的代号目前尚不清楚,但它应该会有更大的发展。从规格开始,三星的 HBM4 内存预计将包含多达 16-Hi 堆栈,如果我们使用相同的 24 Gb 模块可以组合出高达 256 GB 的 HBM4 容量,速度非常快,而目前的峰值约为 10 Gbps。三星表示:首先是"细分"。在早期市场,硬件的通用性非常重要,但在未来,随着围绕杀手级应用的服务日趋成熟,硬件基础设施将不可避免地经历一个针对每种服务进行优化的过程。三星电子计划通过统一核心芯片、多样化封装和基础芯片(如 8H、12H 和 16H)来应对。目前,NVIDIA 的 Blackwell B100/B200和AMD 的 Instinct MI300 GPU可提供高达 192 GB 的 HBM 容量。前者采用较新的 HBM3E 标准,后者采用 HBM3 DRAM 解决方案。这两款 GPU 都有 8 个 HBM 位点,每个位点都有 12-Hi 堆栈,因此如果将这些位点升级到较新的 16-Hi 堆栈,就可以获得 256 GB 的容量。这还不算 HBM4 将推出的更密集的 DRAM 模块(24 Gb+)。如果说从下一代 HBM4 开始,为解决功耗墙问题而进行的第一次创新是从推出使用逻辑工艺的基础芯片开始的,那么随着从目前的 2.5D HBM 逐步发展到 3D HBM,将出现第二次创新。随着 DRAM 单元和逻辑的发展,预计将出现第三次创新,如 HBM-PIM。目前,我们正在与客户和合作伙伴讨论如何实现这些创新,并将积极规划和准备开拓市场。此外,HBM4 背后的另一项关键技术将是 3D 封装的利用。 最近,JEDEC 放宽了对 HBM4 内存的要求,允许公司利用现有的粘合技术。下一代 3D 封装还可能克服与混合粘合相关的一些价格问题。AMD 预计将通过 MI350 和 MI370 系列更新其 MI300产品线,这些产品线预计将增加容量,而NVIDIA则可能在 HBM4 供应稳定后更新其 Blackwell GPU,以便在未来推出速度更快的产品。 ... PC版: 手机版:

封面图片

SK 海力士、台积电 宣布合作开发 HBM4 芯片,预期2026年投产

SK 海力士、台积电 宣布合作开发 HBM4 芯片,预期2026年投产 在此次合作前,所有的海力士HBM芯片都是基于公司自己的制程工艺,包括制造封装内最底层的基础裸片,然后将多层DRAM裸片堆叠在基础裸片上。 从HBM4产品开始,海力士准备用台积电的先进逻辑工艺来制造基础裸片。 另外,双方还计划合作优化 HBM 产品和台积电独有的 CoWoS 技术融合(2.5D封装)。

封面图片

消息称三星赢得英伟达2.5D封装订单

消息称三星赢得英伟达2.5D封装订单 2.5D封装将CPU、GPU、I/O、HBM等芯片水平放置在中介层上。台积电将其2.5D封装技术称为CoWoS,而三星则将其称为I-Cube。英伟达的A100和H100就是采用此类封装技术制造的,英特尔Gaudi也是如此。三星自去年以来一直致力于为其2.5D封装服务争取客户。三星向客户提议,将为AVP团队分配足够的人员,同时提供自己的中介层晶圆设计。消息人士称,三星将为英伟达提供2.5D封装,其中装有四个HBM芯片。他们补充说,三星已经拥有放置8个HBM芯片的封装技术。同时,为了在12英寸晶圆上安装8个HBM芯片,需要16个中介层,这会降低生产效率。因此,当HBM芯片数量达到8个时,三星为此开发了中介层的面板级封装技术。英伟达将订单交给三星,可能是因为其人工智能(AI)芯片的需求增加,这意味着台积电的CoWoS产能将不足。该订单还可能让三星赢得HBM芯片订单。 ... PC版: 手机版:

封面图片

三星电子据悉改组新设 HBM 芯片研发团队

三星电子据悉改组新设 HBM 芯片研发团队 据业界 7 月 4 日消息,三星电子负责半导体业务的设备解决方案(DS)部门当天进行改组,新设 HBM 研发组。三星电子副社长、高性能 DRAM 设计专家孙永洙(音译)担任该研发组组长,带领团队集中研发 HBM3、HBM3E 和新一代 HBM4 技术。此外,三星电子还对先进封装(AVP)团队和设备技术实验所进行重组,以提升整体技术竞争力。(界面)

封面图片

三星加码投资HBM内存封装技术以求与台积电争夺AI业务订单

三星加码投资HBM内存封装技术以求与台积电争夺AI业务订单 路透社的消息来源称,三星购买的设备将帮助其提高芯片产量,而这往往被证明是三星在全球半导体行业应用处理器领域的致命弱点。在人工智能竞赛初期,即使英伟达公司的股价屡创新高,半导体分析师们也在怀疑该行业是否有足够的芯片封装能力来满足对该公司为人工智能工作负载提供动力的 GPU 的旺盛需求。这些制约因素似乎也改变了存储芯片行业的发展趋势,今天的报道援引五位消息人士的话说,三星公司急于在产量方面赶上竞争对手。据该刊物援引分析师的话说,三星的 HBM3 芯片生产良品率仅为 10%至 20%,而其韩国竞争对手 SK Hynix 则高达 70%。良品率是芯片制造的关键部分,因为它决定了硅晶圆中可用芯片的数量。消息人士认为,良品率低是三星在赢得英伟达 HBM3 订单方面落后于其他内存厂商的关键原因。据称,为了弥补这一不足,三星正在采购芯片制造商使用的机器和材料,用环氧树脂填充内存芯片层间的缝隙。三星依靠自己的技术进行 HBM3 封装,并一直抵制向称为 MR-MUF(大规模回流模塑填充)的新技术转移的尝试。SK hynix 的 HBM 技术堆叠路线图该设备用于半导体制造的后一道工序,即封装。芯片制造包括在硅片上印刷电路,然后对最终产品进行封装,使其适合在计算机中使用。SK Hynix 和 Micron 向英伟达出售的 HBM3 芯片与 GPU 协同工作,是任何人工智能系统不可或缺的。潜在的人工智能需求和现有的行业投资催化了今年和 2023 年的半导体行业股票,尽管该行业的消费端受到严重过剩的困扰。冠状病毒大流行后的供需错配导致英伟达(NVIDIA)和 AMD 等公司订单过多,随着市场降温,过剩的库存意味着台湾半导体制造公司(TSMC)等芯片制造商的收入大幅减少。不过,台积电的股价今年迄今仍然上涨了 42%。在最近一次财报电话会议后,台积电管理层强调,台积电在满足任何人工智能厂商的需求方面都处于有利地位。自 2023 年 6 月以来,在韩国股票市场交易的三星股价下跌了 7%。英特尔 2023 年的年收入将达到 487 亿美元,超过三星的 399 亿美元,芯片市场的动荡也撼动了全球半导体行业的排名。这使得英特尔成为全球收入最高的半导体公司如果英伟达首席执行官黄仁勋所设想的万亿美元人工智能数据中心市场得以实现,英伟达的这一桂冠可能会受到挑战。 ... PC版: 手机版:

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人