西电郝跃院士在超陡垂直晶体管器件研究方面取得进展

西电郝跃院士在超陡垂直晶体管器件研究方面取得进展 该工作报道一种新型晶体管器件技术，将电阻阈值开关与垂直晶体管进行集成，实现了兼具超陡亚阈值摆幅与高集成密度潜力的垂直沟道晶体管，电流开关比超过8个数量级且室温亚60mV/dec电流范围超过6个数量级，为后摩尔时代高性能晶体管技术提供了一种新的器件方案。随着集成电路制造工艺下探亚5纳米技术节点，传统的晶体管尺寸微缩路线无法像过去一样使能“器件-芯片”性能提升与成本控制。在此背景下，学术界与工业界近年来提出多种创新器件技术，以期克服常规MOSFET的技术局限。其中，三星、IBM、欧洲微电子中心（IMEC）等国际研发机构推出了垂直输运场效应晶体管（vertical-transport field-effect transistor, VTFET）器件技术。通过将电流方向从传统MOSFET的平面方向转换为垂直方向，该器件结构有望在芯片上垂直构造晶体管，从而大幅降低器件占有空间，提高集成密度。受此启发，西电研究团队采用超薄二维异质结构造VTFET半导体沟道并与电阻阈值开关（TS）垂直集成，实现超陡垂直晶体管（TS-VTFET）。这一器件技术借助超薄二维半导体出色的静电调控，大幅提升器件栅控能力；同时，借助电阻阈值开关的电压控制“绝缘-导电”相变特性，该器件的室温亚阈值摆幅达到1.52mV/dec，远低于常规MOSFET室温亚阈值摆幅高于60mV/dec的理论极限。此外，在发表的概念验证工作中，研究团队制备的超陡垂直晶体管表现出强大性能，包括电流开关比高于8个数量级、亚60mV/dec电流区间超过6个数量级、漏电流小于10fA等，为后摩尔时代高性能低功耗晶体管技术提供了一种新的方案。 ... PC版： 手机版：

韩国研究团队开发出一种亚纳米晶体管的生长方法

韩国研究团队开发出一种亚纳米晶体管的生长方法 半导体器件的尺寸取决于栅电极的宽度和效率。由于光刻技术的限制，目前的制造工艺无法将栅极长度控制在几纳米以下。为了解决这个问题，研究小组使用二硫化钼的镜像孪生边界（MTB）作为栅极电极，这种1D金属的宽度只有0.4纳米。IBS 团队通过在原子水平上改变二维半导体的晶体结构，实现了一维 MTB 金属相。国际器件与系统路线图（IRDS）预测，到2037年，半导体技术将达到约0.5纳米，晶体管栅极长度将达到12纳米。研究团队的晶体管显示，其沟道宽度小至 3.9 纳米，超过了这一预测。基于 1D MTB 的晶体管在电路性能方面也具有优势。与当前一些在高度集成电路中面临寄生电容问题的技术（FinFET 或 GAA）不同，这种新型晶体管由于结构简单、栅极宽度小，可以最大限度地减少此类问题。 ... PC版： 手机版：

北大美女博士开发全新晶体管 性能媲美商用高端芯片 登Nature顶刊

北大美女博士开发全新晶体管 性能媲美商用高端芯片 登Nature顶刊 发表在Nature上的这篇论文（Nature, 2023, 616: 66–72），内容是关于晶体管的。北京大学介绍称，为解决我国高端芯片的“卡脖子”问题尽一份力，于梦诗在博士攻读期间选择了二维半导体材料的可控制备作为主攻方向。化学专业的她，自学了固体物理、半导体器件物理等基础知识，打下了坚实的理论基础。首例外延高κ栅介质集成型二维鳍式晶体管（2D Bi2O2Se/Bi2SeO5 FinFET）在导师彭海琳教授的指导下，她与团队开发了全新的二维鳍式晶体管构筑方法，实现了世界首例二维半导体鳍片/高κ栅氧化物异质结阵列的外延生长及其三维架构的集成制备。并研制了高性能二维鳍式场效应晶体管（2D FinFET），性能可比拟商用高端芯片。这一研究成果在国际顶级期刊Nature上发表。据介绍，这一原创性工作突破了后摩尔时代高速低功耗芯片的二维新材料精准合成与新架构集成瓶颈，为开发未来先进芯片技术带来了新的机遇，被评选为2023年度“中国半导体十大研究进展”。在保研北大之前，于梦诗本科就读于南京理工大学2015级高分子材料与工程专业。本科期间就以第一作者发表7篇SCI论文，其中1篇进入ESI全球前1%的高被引论文，总影响因子达27.12，达到学校博士生毕业要求。 ... PC版： 手机版：

麻省理工学院在将二维材料集成到设备方面取得突破

麻省理工学院在将二维材料集成到设备方面取得突破 这幅艺术家的作品展示了麻省理工学院研究人员开发的一种新型集成平台。通过对表面力进行工程设计，他们只需一个接触和释放步骤，就能将二维材料直接集成到设备中。图片来源：Sampson Wilcox/电子研究实验室提供但是，将二维材料集成到计算机芯片等设备和系统中是众所周知的难题。这些超薄结构可能会受到传统制造技术的破坏，这些技术通常依赖于使用化学品、高温或蚀刻等破坏性工艺。为了克服这一挑战，麻省理工学院和其他大学的研究人员开发出了一种新技术，只需一步就能将二维材料集成到设备中，同时保持材料表面和由此产生的界面原始无缺陷。他们的方法依赖于纳米级的工程表面力，使二维材料可以物理叠加到其他预制设备层上。由于二维材料不会受损，研究人员可以充分利用其独特的光学和电学特性。所开发的平台利用行业兼容的工具集，使这一过程可以扩展。在这里，主要作者彼得-萨特斯韦特（Peter Satterthwaite）使用 MIT.nano 中修改过的配准工具进行图案化配准集成。他们利用这种方法制造出了二维晶体管阵列，与使用传统制造技术制造出的器件相比，实现了新的功能。他们的方法用途广泛，可用于多种材料，可在高性能计算、传感和柔性电子器件等领域广泛应用。释放这些新功能的核心是形成清洁界面的能力，所有物质之间存在的特殊力量（称为范德华力）将这些界面连接在一起。电子工程与计算机科学（EECS）助理教授、电子学研究实验室（RLE）成员 Farnaz Niroui 是介绍这项工作的新论文的资深作者。"范德华积分有一个基本限制，"她解释说，"由于这些作用力取决于材料的内在特性，因此无法轻易调整。因此，有些材料无法仅利用其范德华相互作用来直接相互整合。我们提出了一个解决这一限制的平台，以帮助范德华集成变得更加通用，从而促进具有新功能和改进功能的基于二维材料的设备的开发。"Niroui 与论文第一作者、电子工程与计算机科学研究生 Peter Satterthwaite，电子工程与计算机科学教授、RLE 成员 Jing Kong，以及麻省理工学院、波士顿大学、台湾国立清华大学、台湾国家科学技术委员会和台湾国立成功大学的其他人共同撰写了这篇论文，这项研究最近发表在《自然-电子学》上。纳米级表面力的多样性使研究人员能够将粘合剂基质转移到许多不同的材料上。例如，在这里，通过使用粘合聚合物，他们能够将图案化的石墨烯（一原子厚的碳薄片）从源基底（上图）转移到接收粘合聚合物（下图）上。图片来源：Niroui 小组提供使用传统制造技术制造计算机芯片等复杂系统可能会变得一团糟。通常情况下，像硅这样的硬质材料会被凿成纳米级，然后与金属电极和绝缘层等其他元件连接，形成有源器件。这种加工过程会对材料造成损害。最近，研究人员专注于使用二维材料和一种需要连续物理堆叠的工艺，自下而上地构建设备和系统。在这种方法中，研究人员不是使用化学胶水或高温将脆弱的二维材料粘合到硅等传统表面上，而是利用范德华力将一层二维材料物理集成到设备上。范德华力是存在于所有物质之间的自然吸引力。例如，壁虎的脚会因为范德华力而暂时粘在墙上。虽然所有材料都存在范德华力，但根据材料的不同，范德华力并不总是强大到足以将它们粘在一起。例如，一种名为二硫化钼的流行半导体二维材料会粘在黄金上，但不会通过与二氧化硅等绝缘体表面的物理接触直接转移到该表面上。然而，通过整合半导体层和绝缘层制成的异质结构是电子设备的关键组成部分。以前，实现这种集成的方法是将二维材料粘合到一个中间层（如金）上，然后使用该中间层将二维材料转移到绝缘体上，最后再使用化学品或高温去除中间层。麻省理工学院的研究人员没有使用这种牺牲层，而是将低粘性绝缘体嵌入高粘性基质中。这种粘合基质使二维材料粘附在嵌入的低粘合力表面上，提供了在二维材料和绝缘体之间形成范德华界面所需的力。制作矩阵为了制造电子设备，他们在载体基底上形成金属和绝缘体的混合表面。然后将该表面剥离并翻转，就会看到一个完全光滑的顶面，其中包含所需的器件构件。这种光滑度非常重要，因为表面和二维材料之间的间隙会阻碍范德华相互作用。然后，研究人员在完全洁净的环境中单独制备二维材料，并将其与制备好的器件堆栈直接接触。"一旦混合表面与二维层接触，无需任何高温、溶剂或牺牲层，它就能拾取二维层并将其与表面整合在一起。"萨特斯韦特解释说："通过这种方式，我们可以实现传统上被禁止的范德华集成，但现在却可以实现，而且只需一步就能形成功能齐全的器件。"这种单步工艺可使二维材料界面保持完全清洁，从而使材料达到其性能的基本极限，而不会受到缺陷或污染的影响。而且，由于二维材料的表面也保持原始状态，研究人员可以对二维材料的表面进行工程设计，以形成与其他元件的特征或连接。例如，他们利用这种技术制造出了 p 型晶体管，而利用二维材料制造这种晶体管通常是具有挑战性的。他们的晶体管在以前的研究基础上有所改进，可以为研究和实现实用电子产品所需的性能提供一个平台。展望未来他们的方法可以大规模地制造更大的装置阵列。粘合基质技术还可用于一系列材料，甚至与其他力量结合使用，以增强这一平台的多功能性。例如，研究人员将石墨烯集成到器件上，利用聚合物基质形成所需的范德华界面。在这种情况下，粘附依靠的是化学作用，而不仅仅是范德华力。未来，研究人员希望以此平台为基础，整合各种二维材料库，在不受加工损伤影响的情况下研究其内在特性，并利用这些卓越功能开发新的设备平台。编译自:ScitechDaily ... PC版： 手机版：

三星电子今日宣布，其已开始用 3nm 工艺节点来制造 GAA 环栅晶体管芯片。可知与 5nm 工艺相比，优化后的 3nm 工艺可

三星电子今日宣布，其已开始用 3nm 工艺节点来制造 GAA 环栅晶体管芯片。可知与 5nm 工艺相比，优化后的 3nm 工艺可在收缩 16% 面积的同时，降低 45% 的功耗并提升 23% 的性能。 #抽屉IT

香港城大研究人员找到开发性能卓越的多功能电子器件的新方法

香港城大研究人员找到开发性能卓越的多功能电子器件的新方法 电子元件（包括晶体管）的微型化已经达到了一个瓶颈，给半导体的生产带来了障碍。然而，由香港城市大学（城大）材料科学专家领导的一组研究人员推出了一种新方法，利用由混合维纳米线和纳米薄片制成的晶体管，制造出多功能、高性能的电子元件。这一突破有助于简化芯片电路设计，并促进未来灵活而节能的电子设备的发展。近几十年来，随着晶体管和集成电路的不断扩展，已经开始达到物理和经济上的极限，以可控和具有成本效益的方式制造半导体器件已成为一项挑战。晶体管尺寸的进一步扩大增加了漏电流，从而增加了功率耗散。复杂的布线网络也会对功耗产生不利影响。多值逻辑（MVL）已成为克服日益增长的功耗的一项前景广阔的技术。它超越了传统二进制逻辑系统的限制，大大减少了晶体管元件及其互连的数量，从而实现了更高的信息密度和更低的功耗。人们一直致力于构建各种多值逻辑器件，包括反双极晶体管（AAT）。反双极晶体管的突破性进展反双极器件是一类正（空穴）负（电子）电荷载流子都能在半导通道内同时传输的晶体管。然而，现有的反双极型器件主要使用二维或有机材料，这些材料对于大规模半导体器件集成来说并不稳定。此外，它们的频率特性和能效也很少被探索。针对这些限制，香港城市大学协理副校长（企业）兼材料科学与工程学系副系主任何颂贤教授领导的研究团队着手研究开发信息密度更高、互连更少的反双极器件电路，并探索其频率特性。基于 GaAsSb/MoS2 异质结的三元逆变器示意图研究小组采用先进的化学气相沉积技术制造出了一种新型的混合维异质晶体管，它结合了高质量砷化镓锑纳米线和MoS2纳米片的独特性能。革命性的混维晶体管新型反双极性晶体管性能卓越。由于混维GaAsSb/MoS2结具有很强的界面耦合和带状结构排列特性，这种异质晶体管具有突出的反双极传输特性，并能实现跨导翻转。与 CMOS 技术中的传统频率倍增器相比，转导的翻转使频率响应输入的模拟电路信号加倍，从而大大减少了所需器件的数量。何教授说："我们的混维反双极晶体管可以同时实现多值逻辑电路和频率乘法器，这在反双极晶体管应用领域尚属首次。"香港城市大学教授何颂贤多值逻辑特性简化了复杂的布线网络，降低了芯片功耗。器件尺寸的缩小以及结区的缩小使器件既快速又节能，从而实现了高性能的数字和模拟电路。"何教授说："我们的研究结果表明，混合维反双极器件能够实现具有高信息存储密度和信息处理能力的芯片电路设计。迄今为止，半导体行业的大多数研究人员都专注于器件的微型化，以保持摩尔定律的发展。但是，反双极型器件的出现显示了现有基于二进制逻辑的技术的相对优越性。这项研究开发的技术代表着向下一代多功能集成电路和电信技术迈进了一大步。"这项研究还为进一步简化复杂的集成电路设计以提高性能提供了可能。这种混维反双极性器件的跨导翻转功能显示了在数字和模拟信号处理中的广泛应用，包括三元逻辑反相器、先进光电子学和倍频电路。何教授补充说："新的器件结构预示着未来多功能电子技术革命的潜力。"编译来源：ScitechDaily ... PC版： 手机版：