三星为下一代3D DRAM做准备 堆叠16层大幅提升容量

三星为下一代3D DRAM做准备 堆叠16层大幅提升容量 在韩国首尔举行的 2024 年国际内存研讨会（IMW）上，三星电子副总裁Lee Si-woo展示了新的 3D DRAM 技术，称随着市场的快速发展，尤其是人工智能领域，对先进 DRAM 技术的需求比以往任何时候都更加迫切。在 3D DRAM 架构的基础上，三星通过 DRAM 集成和性能的大幅提升，成功地大幅缩小了单元面积。图片来源：Samsung / Memcon三星/Memcon新的工艺采用了著名的"4F Square"单元结构，但 DRAM 晶体管是垂直安装的，这就是所谓的 VCT（垂直通道晶体管）技术。通过结合 4F Square 和 VCT 来改变单元结构，三星的目标是堆叠尽可能多的单元层，并以 16 层为目标，该公司很可能见证巨大的内存容量和性能提升。由于人工智能的炒作和消费者的需求，DRAM 市场出现了潜在的经济好转，看到市场上出现这样的发展令人兴奋，因为这不仅会带来创新，还会增加市场竞争，最终有利于普通消费者。不过，3D DRAM 目前仍是一个概念，三星自己也表示，该标准涉及复杂的制造技术，导致生产价格高昂。 ... PC版： 手机版：

三星基本完成8nm eMRAM内存开发 速度是NAND的1000倍

三星基本完成8nm eMRAM内存开发 速度是NAND的1000倍 此外，eMRAM的写入速度达到了NAND内存的1000倍，这使得它能够支持对写入速率有更高要求的应用场景。三星电子目前具备28nm eMRAM的生产能力，并已开始向智能手表等终端产品供货。根据此前报道，三星电子曾计划在2024年量产14nm eMRAM，并在2026年实现8nm eMRAM的量产。现在，随着8nm eMRAM开发的基本完成，公司正朝着2027年推出5nm eMRAM的目标稳步前进。同时三星对eMRAM在未来车用领域的应用充满信心，并表示其产品耐温能力已达到150~160℃，完全能够满足汽车行业对半导体的严苛要求。 ... PC版： 手机版：

AMD下一代CPU/GPU将引入三星4nm工艺

AMD下一代CPU/GPU将引入三星4nm工艺 近日有网友透露，AMD将采用三星4nm工艺制造客户端CPU和GPU芯片，首先引入的是低端APU芯片，并计划中长期内生产GPU芯片。AMD计划今年到明年推出一系列APU，主要针对移动平台，包括Strix Point、Kracken Point和Fire range等，有着较大的产能需求，且低端芯片对成本也更加敏感。为了争取更多订单，三星都倾向于给予更大的折扣优惠。之前曾传出，新一代Steam Deck将搭载AMD新款定制芯片，名为“Sonoma Valley”，采用Zen 5c架构内核，并选择三星4nm工艺。GPU方面，AMD接下来会引入RDNA 3+架构，比如用于Strix Point，暂时不清楚是否会有独立显卡采用的相同架构芯片。至于RDNA 4架构GPU，应该还会是继续由台积电代工。有消息称，AMD最初计划让三星为索尼PlayStation 5 Pro生产APU，但是后来取消了，不知道是性能或者功耗的问题，还是良品率导致成本的问题。 ... PC版： 手机版：

三星电子展示下一代3D DRAM技术 发布时间预计是2025年后

三星电子展示下一代3D DRAM技术 发布时间预计是2025年后 根据在网络上曝光的内部演示幻灯片，DRAM 行业正在向 10 纳米以下的压缩线迈进。为了打破现代 DRAM 技术创新的僵局，三星计划推出两种新方法，即垂直通道晶体管和堆叠式 DRAM，这两种方法都涉及元件定位的差异，最终会减少器件面积的占用，从而确保更高的性能。同样，为了提高内存容量，三星计划利用堆叠 DRAM 概念，使公司能够实现更高的存储空间比，从而在未来将芯片容量提高到可能的 100 GB。据预测，到 2028 年，3D DRAM 市场将增长到 1000 亿美元。从目前来看，三星的发展相对较早，这可能意味着这家韩国巨头在未来将引领 DRAM 行业的发展。 ... PC版： 手机版：

台积电3nm产能被苹果等包圆 苏姿丰暗示AMD将采用三星3nm制程

台积电3nm产能被苹果等包圆 苏姿丰暗示AMD将采用三星3nm制程 目前，三星电子是唯一一家商业化GAA 3nm芯片加工技术的芯片制造商，并于2023年成为全球首家将3nm制程节点应用至GAA晶体管架构的厂商。这也被解读为AMD将与三星合作开发3nm GAA技术芯片，这一合作可能将帮助AMD在成本效益和能效方面取得优势。与此同时，台积电的3nm产能已被苹果、高通等大客户全包下。台积电计划从2nm节点开始将GAA技术应用于其芯片制造工艺，预计将于2027年达到1.6nm工艺节点，并在2027-2028年左右开始量产1.4nm工艺。业界分析人士指出，如果AMD与三星在3nm节点技术上合作，这将有助于三星缩小其在代工市场与台积电之间的市场份额差距。长期以来，三星与AMD一直在图形处理单元（GPU）和高带宽内存（HBM）芯片方面进行合作，HBM近期成为人工智能设备的热门DRAM。去年，三星和AMD签署了一份多年期合作扩展协议，将AMD的多代高性能、超低功耗的Radeon图像锐化功能引入三星Exynos应用处理器产品组合中。作为更广泛合作的一部分，三星还同意向AMD提供HBM芯片和一站式封装服务。 ... PC版： 手机版：

DRAM，走向3D

DRAM，走向3D 早前的DRAM可以满足业界需求，但随着摩尔定律推进速度放缓，DRAM技术工艺也逐渐步入了瓶颈期。从技术角度上看，随着晶体管尺寸越来越小，芯片上集成的晶体管就越多，这意味着一片芯片能实现更高的内存容量。目前DRAM芯片工艺已经突破到了10nm级别。虽然10nm还不是DRAM的最后极限，但多年来随着DRAM制程节点不断缩小，工艺完整性、成本、电容器漏电和干扰、传感裕度等方面的挑战愈发明显，要在更小的空间内实现稳定的电荷存储和读写操作变得日益困难。据Tech Insights分析，通过增高电容器减小面积以提高位密度（即进一步减小单位存储单元面积）的方法即将变得不可行。上图显示，半导体行业预计能够在单位存储单元面积达到约10.4E-4µm2前（也就是大约2025年）维持2D DRAM架构。之后，空间不足将成为问题，这将提升对垂直架构，也就是3D DRAM的需求。另一方面，随着数据量爆炸性增长，尤其是云计算、人工智能、大数据分析等领域对高速、大容量、低延迟内存的需求持续攀升，市场对更高密度、更低功耗、更大带宽的DRAM产品有着强烈需求。在市场需求和技术创新的驱动下，3D DRAM成为了业界迫切想突破DRAM工艺更高极限的新路径。3D DRAM，迎来新进展传统的内存单元数组与内存逻辑电路分占两侧的2D DRAM存储相比，3D DRAM是一种将存储单元（Cell）堆叠至逻辑单元上方的新型存储方式，从而可以在单位晶圆面积上实现更高的容量。采用3D DRAM结构可以加宽晶体管之间的间隙，减少漏电流和干扰。3D DRAM技术打破了内存技术的传统范式。这是一种新颖的存储方法，将存储单元堆叠在逻辑单元之上，从而在单位芯片面积内实现更高的容量。3D DRAM的优势不仅在于容量大，其数据访问速度也快。传统的DRAM在读取和写入数据时需要经过复杂的操作流程，而3D DRAM可以直接通过垂直堆叠的存储单元读取和写入数据，极大地提高了访问速度。此外，3D DRAM还具有低功耗、高可靠性等特点，使其在各种应用场景中都具有显著优势。十多年来，业界一直致力于这个方向，特别是受到3D NAND商业和功能成功的推动。迄今为止，许多3D DRAM概念已经提出并申请了专利，一些主要DRAM厂商正在进行晶圆级测试。3D DRAM技术的专利族趋势，2009年- 2023年预测走势图能看到，自2019年以来，美国申请的专利数量急剧增加，这或许意味着3D DRAM正在迎来新的进展。行业主要厂商正在逐渐加大对3D DRAM技术的开发投入，并且通过专利保护的方式为未来的市场竞争和技术主导权做准备。这种策略反映出3D DRAM技术的战略重要性和潜在的巨大商业价值。厂商，竞逐3D DRAM三星电子雄心勃勃，加速3D DRAM商业化自2019年以来，三星电子一直在进行3D DRAM的研究，并于同年10月宣布了业界首个12层3D-TSV技术。2021年，三星在其DS部门内建立了下一代工艺开发研究团队，专注3D DRAM领域研究。2022年，三星准备通过逻辑堆叠芯片SAINT-D解决DRAM堆叠问题，该设计旨在将8个HBM3芯片集成在一个巨大的中介层芯片上。图源：三星官网2023年5月，三星电子在其半导体研究中心内组建了一个开发团队，大规模生产4F2结构DRAM。由于DRAM单元尺寸已达到极限，三星想将4F2应用于10nm级工艺或更先进制程的DRAM。据报道，如果三星的4F2 DRAM存储单元结构研究成功，在不改变制程的情况下，裸片面积可比现有6F2 DRAM存储单元减少约30%。同年10月，三星电子宣布计划在下一代10nm或更低的DRAM中引入新的3D结构，旨在克服3D垂直结构缩小芯片面积的限制并提高性能，将一颗芯片的容量增加100G以上。今年早些时候，三星电子还在美国硅谷开设了一个新的R&D研究实验室，专注于下一代3D DRAM芯片的开发。能看到，三星电子聚焦3D DRAM市场，一直在开发新技术。在近日举行的Memcon 2024上，三星电子再次公布了其关于3D DRAM开发的雄心勃勃计划，并明确表示将在2030年前实现这一技术的商业化。图源 Semiconductor Engineering三星电子副社长李时宇在会上详细介绍了4F2 Square VCT DRAM及3D DRAM的研发进展，显示出三星在紧凑型高密度内存领域的领先地位。4F2 Square VCT DRAM是一种基于VCT（垂直沟道晶体管）技术的紧凑型DRAM设计。上文提到，4F2 Square VCT DRAM通过垂直堆叠技术，将DRAM单元尺寸比现有的6F2 Square DRAM减少约30%，在提高能效的同时大幅降低了单元面积。然而，实现这一技术并非易事。三星指出，4F2 Square VCT DRAM的开发需要极高的制造精度和更优质的生产材料，还需要解决新材料的应用问题，如氧化沟道材料和铁电体的研发。相较于在DRAM单元结构上向z方向发展的VCT DRAM，三星电子还聚焦在VS-CAT（Vertical Stacked-Cell Array Transistor，垂直堆叠单元阵列晶体管）DRAM上，该技术类似3D NAND一样堆叠多层DRAM。除通过堆叠提升容量外，VS-CAT DRAM 还能降低电流干扰。三星电子预计其将采用存储单元和外围逻辑单元分离的双晶圆结构，因为延续传统的单晶圆设计会带来严重的面积开销。在分别完成存储单元晶圆和逻辑单元晶圆的生产后，需要进行晶圆对晶圆（W2W）混合键合，才能得到 VS-CAT DRAM成品。据悉，目前三星电子已在内部实现了16层堆叠的VS-CAT DRAM。三星电子还在会议上探讨了将BSPDN背面供电技术用于3D DRAM内存的可能性，认为该技术有助于于未来对单个内存bank的精细供电调节。尽管东京电子预测VCT DRAM的商用化要到2027年才能实现，但三星内部对3D DRAM的商业化充满信心，计划在2025年内部发布4F2 Square工艺，并逐步推进3D DRAM的研发，预计在2030年之前推出市场。SK海力士：聚焦3D DRAM新一代沟道材料SK海力士也在积极研发3D DRAM。SK海力士表示，3D DRAM可以解决带宽和延迟方面的挑战，并已在2021年开始研究。据韩媒Business Korea去年的报道，SK海力士提出了将IGZO作为3D DRAM的新一代沟道材料。IGZO是由铟、镓、氧化锌组成的金属氧化物材料，大致分为非晶质IGZO和晶化IGZO。其中，晶化IGZO是一种物理、化学稳定的材料，在半导体工艺过程中可保持均匀的结构，SK海力士研究的正是这种材料，其最大优势是其低待机功耗，这种特点适合要求长续航时间的DRAM芯晶体管，改善DRAM的刷新特性。据透露，SK海力士将会在今年披露3D DRAM电气特性的相关细节，到时候公司将会明确3D DRAM的发展方向。美光：专利数量遥遥领先3D DRAM领域的技术竞争正在加剧。据TechInsights称，美光在2019年就开始了3D DRAM的研究工作。截止2022年8月，美光已获得了30多项3D DRAM专利。相比之下，美光专利数量是三星和SK海力士这两家韩国芯片制造商的两三倍。在2022年9月接受采访的时候，美光公司确认正在探索3D DARM的方案。美光表示，3D DRAM正在被讨论作为继续扩展DRAM的下一步。为了实现3D DRAM，整个行业都在积极研究，从制造设备的开发、先进的ALD、选择性气相沉积、选择性蚀刻，再到架构的讨论。美光的3D DRAM方案，网上并没有看到太多介绍。不过据Yole强调，美光提交了与三星电子不同的3D DRAM专利申请。美光的方法是在不放置Cell的情况下改变晶体管和电容器的形状。除此以外，Applied Materials和Lam Research等全球半导体设备制造商也开始开发与3D DRAM相关的解决方案。NEO：推出3D X-DRAM技术除了存储三巨头之外，还有行业相关公司也在进行3D DRAM的开发。例如，美国存储器技术公司NEO Semiconductor推出了一种名为3D X-DRAM的技术，旨在克服DRAM的容量限制。3D X-DRAM的单元阵列结构类似于3D NAND Flash，采用了FBC（无电容器浮体单元）技术，它可以通过添加层掩模形成垂直结构，从而实现高良率、低成本和显著的密度提升。图源：NE... PC版： 手机版：