英特尔继续推进摩尔定律：芯片背面供电，突破互连瓶颈

英特尔继续推进摩尔定律：芯片背面供电，突破互连瓶颈据澎湃新闻，12月9日，英特尔在IEDM2023（2023IEEE国际电子器件会议）上展示了使用背面电源触点将晶体管缩小到1纳米及以上范围的关键技术。英特尔表示将在2030年前实现在单个封装内集成1万亿个晶体管。英特尔表示，其将继续推进摩尔定律的研究进展，包括背面供电和直接背面触点（directbacksidecontacts）的3D堆叠CMOS晶体管，背面供电研发突破的扩展路径（如背面触点），并在同一块300毫米晶圆上（而非封装）中实现硅晶体管与氮化镓（GaN）晶体管的大规模单片3D集成。

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点

英特尔展示下一代晶体管微缩技术突破，将用于未来制程节点https://www.c114.com.cn/news/138/a1250622.htmlhttps://www.intel.com/content/www/us/en/newsroom/news/research-advancements-extend-moore-law.html（英文）在IEDM2023上，英特尔组件研究团队同样展示了其在技术创新上的持续投入，以在实现性能提升的同时，在硅上集成更多晶体管。研究人员确定了所需的关键研发领域，旨在通过高效堆叠晶体管继续实现微缩。结合背面供电和背面触点，这些技术将意味着晶体管架构技术的重大进步。随着背面供电技术的完善和新型2D通道材料的采用，英特尔正致力于继续推进摩尔定律，在2030年前实现在单个封装内集成一万亿个晶体管。———什么flag

英特尔描绘了到2030年实现万亿级晶体管芯片设计的路线图

英特尔描绘了到2030年实现万亿级晶体管芯片设计的路线图今年早些时候，NVIDIA的黄仁勋在4000系列发布会的问答环节中再次宣布摩尔定律已死。这一预测与他在2017年北京GPU技术大会上的类似声明相呼应。该公司提交的2023年IEDM研究报告强调了几种工艺、材料和技术，可以帮助这家半导体巨头支持他们之前关于到2030年交付基于芯片的万亿晶体管处理器。英特尔的新晶体管和封装技术研究主要集中在推进CPU的性能和效率，缩小传统单片处理器和基于芯片的新设计之间的距离。提交的材料中提出的一些概念包括：大大减少小芯片之间的间隙以提高性能，即使在失去电源后也能保持其状态的非易失性晶体管，以及新的可堆叠存储器解决方案。英特尔副总裁兼元件研究（CR）和设计启用部总经理加里·巴顿说："自晶体管发明以来的75年里，推动摩尔定律的创新继续解决世界上成倍增长的计算需求。在IEDM2022上，英特尔正在展示突破当前和未来的障碍所需的前瞻性思维和具体的研究进展，满足这种永不满足的需求，并在未来几年保持摩尔定律的活力。"CR小组的研究已经确定了新的工艺和材料，对推动公司接近其万亿晶体管的里程碑至关重要。该公司最新的混合键合研究显示，与前一年的报告相比有10倍的改进。英特尔提交的材料所展示的其他研究包括使用厚度不超过三个原子的新型材料的设计，可以垂直放置在晶体管上方的存储器，以及对可能对量子数据存储和检索产生负面影响的接口缺陷的更多了解。英特尔的元件研究小组是公司内部开发新的和突破性技术的领导者。部件研究组的工程师们发明和开发新的材料和方法，支持半导体制造商在持续的战斗中把技术缩小到原子尺度。该小组负责英特尔的极紫外光刻（EUV）技术，该技术对于英特尔继续缩小节点尺寸同时提高整体半导体能力是不可或缺的。该小组的工作和时间表通常比商业上可用的技术领先5到10年。...PC版：https://www.cnbeta.com.tw/articles/soft/1334351.htm手机版：https://m.cnbeta.com.tw/view/1334351.htm

三星披露下一代芯片背面电源传输技术BSPDN 加入与英特尔的竞争行列

三星披露下一代芯片背面电源传输技术BSPDN加入与英特尔的竞争行列从形式上看，制造商采用的是通过晶圆正面提供电源的方法，这种方法虽然能完成任务，但却带来了功率密度的下降，最终导致性能受损。新的BSPDN方法尚未被代工厂采用，而三星是第一个披露创新方法结果的公司。据这家韩国巨头称，与传统方法相比，他们减少了14.8%的面积。面积的减少使公司有更多的空间在芯片中添加更多的"好东西"，如晶体管，从而提高整体性能。图片来源：TheElec三星还报告称，导线长度减少了9.2%，虽然我们不会深入探讨其中的物理原理，但概括地说，长度减少导致电阻降低，允许更大的电流流过，从而将功率损耗降至最低，并改善了功率传输。三星并不是第一家披露"BSPDN"方法的公司，因为早在今年6月，英特尔也举行了有关该方法的发布会，并将其命名为"PowerVia"。蓝队（TeamBlue）宣布计划在其英特尔20A节点中集成这种新方法，并披露了90%的芯片利用率。该公司表示，"PowerVia"将解决硅架构中的互连瓶颈问题，通过晶圆背面提供电力，从而实现连续传输。英特尔预计在即将于2024年推出的ArrowLakeCPU中使用这种新方法。三星尚未透露新的功率传输方法是否会集成到未来的工艺中。不过，根据该公司目前披露的信息，我们认为下一代工艺可能会在英特尔实施该技术之后稍晚一些采用该技术。...PC版：https://www.cnbeta.com.tw/articles/soft/1376497.htm手机版：https://m.cnbeta.com.tw/view/1376497.htm

英特尔CEO基辛格:摩尔定律未来十年依然有效 希望2030年一个芯片能有1万亿晶体管

英特尔CEO基辛格:摩尔定律未来十年依然有效希望2030年一个芯片能有1万亿晶体管9月28日凌晨消息，在2022英特尔on技术创新峰会上，英特尔CEO帕特·基辛格重申英特尔对开放生态系统的坚定信念——在未来的技术上进行开放式创新，提供选择，帮助推动行业形成标准，并提供可以信赖的解决方案。PC版：https://www.cnbeta.com/articles/soft/1321415.htm手机版：https://m.cnbeta.com/view/1321415.htm

台积电为 A16 工艺推出背面供电网络技术

台积电为A16工艺推出背面供电网络技术台积电A16工艺最重要的创新是引入了超级电源轨(SPR)，这是一种复杂的背面供电网络(BSPDN)。新工艺节点有望在相同电压下将时钟频率提高10%，在相同频率和复杂度下将功耗降低15%-20%，根据实际设计使晶体管密度提高7%-10%。BSPDN可以将信号网络和供电网络分离，提高晶体管密度并改善供电，从而影响性能。台积电的SPR使用特殊接触将背面供电网络插入每个晶体管的源极和漏极，同时还可以降低电阻，以获得尽可能高的性能和功率效率。从生产角度来看，这是最复杂的BSPDN实现之一，比英特尔的PowerVia更复杂。——