三星将于2025年推出"SAINT"3D芯片封装服务 为量产HBM4做准备

三星将于2025年推出"SAINT"3D芯片封装服务为量产HBM4做准备就三星3D封装的细节而言,它是2.5D方法的后继者,这一次,这家韩国巨头不再使用硅插层来连接HBM和GPU,而是决定通过将多个芯片堆叠在一起来实现垂直整合。三星计划将其称为SAINT(三星高级互连技术)平台,并将封装分为三种类型:SAINT-S、SAINT-L和SAINT-D。它们都处理不同的芯片,如SRAM、Logic和DRAM。与传统的2.5D相比,三星的3D封装技术具有多项优势。通过垂直堆叠,该公司成功地缩小了芯片之间的距离,从而加快了数据传输的速度。垂直堆叠还能减少碳足迹,这也是广泛采用该技术的另一个好处。韩国媒体称,三星在加利福尼亚州圣何塞举行的"三星代工论坛2024"上展示了这项技术。这是该公司首次向公众展示这项技术,因为英伟达(NVIDIA)和英伟达(AMD)宣布将推出各自的下一代人工智能硬件。由于3D封装将与HBM4一起使用,预计三星的服务将与英伟达的Rubin架构和AMD的InstinctMI400AI加速器一起亮相。三星还计划到2027年发布"一体化异构集成"技术。这项技术将实现统一的人工智能封装,集成商无需处理单独的封装技术。在苹果之后,英特尔在其轻薄设计(如LunarLakeCPU)中采用了非常以SoC为中心的方法,而AMD也在垂直堆叠领域非常活跃,其独特的HBM、MCD和3DV-Cache堆栈横跨多个芯片,可以广泛满足从消费市场到企业市场的各种客户需求。...PC版:https://www.cnbeta.com.tw/articles/soft/1435227.htm手机版:https://m.cnbeta.com.tw/view/1435227.htm

相关推荐

封面图片

16-Hi堆栈和3D封装的三星HBM4内存正在开发中 将于2025年亮相

16-Hi堆栈和3D封装的三星HBM4内存正在开发中将于2025年亮相该公司目前的HBM产品组合包括作为顶级产品的HBM3E"Shinebolt",采用24GbDRAM,容量达36GB,传输速度达9.8Gbps。该内存技术采用2.5D封装,支持12Hi的堆叠。三星HBM产品组合的下一个演变将以HBM4的形式出现。这种特殊内存的代号目前尚不清楚,但它应该会有更大的发展。从规格开始,三星的HBM4内存预计将包含多达16-Hi堆栈,如果我们使用相同的24Gb模块可以组合出高达256GB的HBM4容量,速度非常快,而目前的峰值约为10Gbps。三星表示:首先是"细分"。在早期市场,硬件的通用性非常重要,但在未来,随着围绕杀手级应用的服务日趋成熟,硬件基础设施将不可避免地经历一个针对每种服务进行优化的过程。三星电子计划通过统一核心芯片、多样化封装和基础芯片(如8H、12H和16H)来应对。目前,NVIDIA的BlackwellB100/B200和AMD的InstinctMI300GPU可提供高达192GB的HBM容量。前者采用较新的HBM3E标准,后者采用HBM3DRAM解决方案。这两款GPU都有8个HBM位点,每个位点都有12-Hi堆栈,因此如果将这些位点升级到较新的16-Hi堆栈,就可以获得256GB的容量。这还不算HBM4将推出的更密集的DRAM模块(24Gb+)。如果说从下一代HBM4开始,为解决功耗墙问题而进行的第一次创新是从推出使用逻辑工艺的基础芯片开始的,那么随着从目前的2.5DHBM逐步发展到3DHBM,将出现第二次创新。随着DRAM单元和逻辑的发展,预计将出现第三次创新,如HBM-PIM。目前,我们正在与客户和合作伙伴讨论如何实现这些创新,并将积极规划和准备开拓市场。此外,HBM4背后的另一项关键技术将是3D封装的利用。最近,JEDEC放宽了对HBM4内存的要求,允许公司利用现有的粘合技术。下一代3D封装还可能克服与混合粘合相关的一些价格问题。AMD预计将通过MI350和MI370系列更新其MI300产品线,这些产品线预计将增加容量,而NVIDIA则可能在HBM4供应稳定后更新其BlackwellGPU,以便在未来推出速度更快的产品。...PC版:https://www.cnbeta.com.tw/articles/soft/1427795.htm手机版:https://m.cnbeta.com.tw/view/1427795.htm

封面图片

三星电子将于 2025 年推出新一代 HBM4 内存

三星电子将于2025年推出新一代HBM4内存三星量产了HBM2E和HBM3,并开发了每秒9.8千兆比特(Gbps)的HBM3E,我们将很快开始向客户提供样品,以丰富HPC/AI生态系统。展望未来,HBM4预计将于2025年推出,目前正在开发针对高热性能进行优化的技术,如非导电膜(NCF)组装和混合铜键合(HCB)。帖子中提供的信息显示,三星已经获得了潜在客户对其HBM3内存工艺的兴趣,其中英伟达(NVIDIA)等公司处于领先地位。随着人工智能(genAI)的发展,对相关硬件的要求达到了新的高度,因此对HBM3等必要组件的需求也迅速增加。英伟达正试图实现供应链的多元化,而三星电子在这方面就派上了用场,因为该公司拥有充足的设备来满足人工智能加速器对DRAM的需求。除了当前一代的进展,三星还计划快速推进下一代HBM4工艺,预计将于2025年亮相。虽然有关内存类型的具体细节不多,但三星透露,HBM4将采用"非导电薄膜"和"混合铜键合",这将有助于提高内存工艺的能效和散热性能。HBM4的确将标志着向下一代人工智能加速器的过渡,为业界的计算能力打开新的大门。三星正在成为一家"与众不同"的供应商,尤其是该公司还在专注于开发芯片封装设备。鉴于该公司成功地赢得了潜在客户的信任,我们有可能看到这家韩国巨头的存储器部门在未来几年重振雄风。...PC版:https://www.cnbeta.com.tw/articles/soft/1389583.htm手机版:https://m.cnbeta.com.tw/view/1389583.htm

封面图片

SK hynix宣布与台积电合作开发用于HBM4存储芯片的封装技术

SKhynix宣布与台积电合作开发用于HBM4存储芯片的封装技术SKhynix表示,与全球顶级代工厂台积电的合作将带来更多的HBM技术创新。通过产品设计、代工厂和存储器供应商之间的三方合作,此次合作有望在存储器性能方面实现突破。两家公司将首先致力于提高安装在HBM封装最底部的基础芯片的性能。HBM是在采用TSV技术的基底芯片上堆叠核心DRAM芯片,并通过TSV将DRAM堆叠中的固定层数与核心芯片垂直连接成HBM封装。位于底部的基础芯片连接到GPU,由GPU控制HBM。SKhynix采用专有技术制造HBM3E以下的基础芯片,但计划在HBM4的基础芯片上采用台积电的先进逻辑工艺,这样就可以在有限的空间内封装更多的功能。这也有助于SKhynix生产定制的HBM,满足客户对性能和能效的需求。SKhynix和台积电还同意合作优化SKhynix的HBM和台积电的CoWoS技术的整合,同时合作应对客户在HBM方面的共同要求。Khynix总裁兼AIInfra负责人JustinKim说:"我们期待与台积电建立强大的合作伙伴关系,帮助我们加快与客户的开放式合作,并开发出业界性能最佳的HBM4。有了这次合作,我们将通过增强在定制存储器平台领域的竞争力,进一步巩固我们作为全面人工智能存储器供应商的市场领导地位。""多年来,台积电和SKhynix已经建立了牢固的合作伙伴关系。多年来,台积电与SKhynix已经建立了稳固的合作关系,我们共同致力于整合最先进的逻辑和最先进的HBM,提供全球领先的人工智能解决方案。展望下一代HBM4,我们有信心继续紧密合作,提供最佳集成解决方案,为我们的共同客户开启新的人工智能创新。"...PC版:https://www.cnbeta.com.tw/articles/soft/1427903.htm手机版:https://m.cnbeta.com.tw/view/1427903.htm

封面图片

三星推出用于人工智能的“迄今为止最高容量”的新型 HBM 存储芯片

三星推出用于人工智能的“迄今为止最高容量”的新型HBM存储芯片三星电子周二表示,它已经开发出一种新型高带宽存储芯片,具有业界“迄今为止最高容量”。三星称HBM3E12H“将性能和容量提高了50%以上”。三星表示,已开始向客户提供芯片样品,并计划于2024年上半年量产。它将确保已经与三星签约的Nvidia在基于更高层(12L)的更高密度(36GB)HBM3E产品方面的领先地位。三星表示,HBM3E12H具有12层堆叠,但采用先进的热压非导电薄膜,使12层产品具有与8层产品相同的高度规格,以满足当前的HBM封装要求。其结果是芯片具有更强的处理能力,而不增加其物理占用空间。三星表示:“三星不断降低其NCF材料的厚度,实现了业界最小的芯片间隙(7微米),同时还消除了层间空隙。与HBM38H产品相比,这些努力使垂直密度提高了20%以上。”——

封面图片

三星开发业界首款36GB HBM3E存储芯片 12层堆叠

三星开发业界首款36GBHBM3E存储芯片12层堆叠三星电子存储产品规划执行副总裁YongcheolBae表示,业界AI服务供应商越来越需要更高容量的HBM,而我们开发的全新HBM3E12H产品正是为满足这一需求设计的。技术方面,三星HBM3E12H采用先进的热压非导电薄膜(TCNCF),使12层产品具有与8层HBM芯片相同的高度,以满足当前HBM封装要求。该技术预计将在未来带来更多优势,特别是更高层数堆叠方面,因为业界正在努力减轻芯片裸片变薄带来的翘曲问题。三星不断降低NCF材料的厚度,并实现了当前业界最小的芯片间隙(7微米),同时消除了层间空隙。与此前的HBM38H产品相比,新技术的进步使得垂直密度提高了20%以上。三星表示,TCNCF技术还能够通过在芯片之间使用不同大小的凸块,来改善HBM的热性能。在芯片键合层面,较小的凸块用于信号传输区域,而较大的凸块用于需要散热的区域;该方法还有助于提高产品产量。集微网了解到,英伟达目前的H200旗舰AI芯片宣布采用HBM3E存储,下一代B100预计将同样采用HBM3E,目前三大存储芯片巨头三星、SK海力士、美光均重点发力HBM。三星表示,HBM3E12H将成为未来最佳解决方案,并降低数据中心总成本(TCO)。性能方面,新产品与HBM38H相比,人工智能训练平均速度可提高34%,用于推理服务支持的用户数量最高可增加11.5倍以上。目前三星已开始向客户提供HBM3E12H样品,计划于今年上半年量产。...PC版:https://www.cnbeta.com.tw/articles/soft/1421103.htm手机版:https://m.cnbeta.com.tw/view/1421103.htm

封面图片

三星计划为英伟达AI GPU提供HBM3和2.5D封装服务

三星计划为英伟达AIGPU提供HBM3和2.5D封装服务目前,英伟达的A100、H100和其他AIGPU均使用台积电进行晶圆制造和2.5封装工作的前端工艺。英伟达AIGPU使用的HBM(高带宽内存)芯片由SK海力士独家提供。然而,台积电没有能力处理这些芯片所需的2.5D封装的所有工作量。消息人士称,英伟达正在与二级和替代供应商就数量和价格进行谈判,其中包括AmkorTechnology(安靠科技)和SPIL(矽品精密工业)。SK海力士将继续供应所使用的HMB3。三星的先进封装团队(AVP)是另外的潜在供应商,该团队由三星电子去年底成立,旨在扩大芯片封装收入。AVP团队可以接收英伟达从台积电采购的AIGPU晶圆,然后从三星存储芯片业务部门采购HBM3,并使用自己的I-Cube2.5D封装来完成工作。三星向英伟达提出了这一提议,同时还补充说,它可以派遣大量工程师参与该项目。三星还提出为英伟达设计中介层晶圆。消息人士称,如果这笔交易通过,三星预计将处理英伟达约10%的AIGPU封装量。不过,他们补充说,三星必须满足英伟达的要求,并通过其HBM3和2.5D封装的质量测试。三星计划于今年晚些时候开始生产HBM3。7月早些时候,三星半导体负责人KyungKye-hyun通过公司内部聊天工具分享称,该公司的HBM3被客户评价为优秀。KyungKye-hyun表示,他预计HBM3和HBM3P将从明年开始为芯片部门的利润增长做出贡献。与此同时,台积电还计划将其2.5D封装产能扩大40%以上,以满足英伟达不断增长的需求。这意味着三星除非迅速通过英伟达的评估,否则可能无法达成交易。三星还致力于到2025年开发无凸点封装,该封装针对高层HBM,有助于降低封装高度,该技术也称为铜-铜直接键合或混合键合(Cu-CuHybridBonding)。...PC版:https://www.cnbeta.com.tw/articles/soft/1372021.htm手机版:https://m.cnbeta.com.tw/view/1372021.htm

🔍 发送关键词来寻找群组、频道或视频。

启动SOSO机器人